[单片机(51,AVR,MSP430等)] PWM

说明：基于ATMEGA128单片机的6路SPWM输出测试程序，开发平台为AVR STUDIO4.17，已通过PROTEUS7.7仿真软件测试。-ATMEGA128 microcontroller-based 6-channel SPWM output test program, the development platform for the AVR STUDIO4.17, simulation software has been tested by PROTEUS7.7.
<> 在 2025-06-18 上传 | 大小：59kb | 下载：0

[单片机(51,AVR,MSP430等)] TEST-AD

说明：基于ATMEGA128单片机的AD采样程序，开发平台为AVR STUDIO4.17，已通过PROTEUS7.7仿真软件测试，仿真工程文件为：TEST_AD.DSN。-ATMEGA128 microcontroller-based AD sampling procedures, the development platform for the AVR STUDIO4.17, PROTEUS7.7 simulation software has been tested by simulation p
<> 在 2025-06-18 上传 | 大小：69kb | 下载：0

[VHDL编程] motor-control

说明：可逆计数器，有多重用途，可独立应用，亦可作为系统的一个模块！使用方便，-cycle count
<小吴> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[其他嵌入式/单片机内容] TC35_send

说明：TC35通过被PIC877控制实现收发功能-TC35 achieved through the control transceiver function is PIC877
<陈东启> 在 2025-06-18 上传 | 大小：2kb | 下载：0

[DSP编程] AN984-Source-Code-for-dsPIC30F6010A

说明：Microchip AN984 dsPIC30F6010对于交流感应电机矢量控制的应用笔记的源代码 -Microchip dsPIC30F6010 Induction Motor ACIM control code for AN984
<QZ> 在 2025-06-18 上传 | 大小：9kb | 下载：0

[单片机(51,AVR,MSP430等)] dec_inc

说明：本模块为加减脉冲计数模块，当dec有信号输入时，输出脉冲减少一个，当有inc输入时，输出脉冲增加一个，从而达到改变频率的目的-pluse inc dec
<小吴> 在 2025-06-18 上传 | 大小：214kb | 下载：0

[DSP编程] AN984_dsPIC33FJ12MC202

说明：Microchip AN984 dsPIC33FJ12MC202对于交流感应电机矢量控制的应用笔记的源代码.ZIP-Microchip AN984 dsPIC33FJ12MC202 ACIM control code
<QZ> 在 2025-06-18 上传 | 大小：53kb | 下载：0

[VHDL编程] jkdff

说明：本工程为jk触发器的verilog语言程序工程，安全有效，可独立使用，可作为一个独立的模块。-This project is jk flip-flop verilog language program works, is safe and effective, can be used independently as a separate module.
<小吴> 在 2025-06-18 上传 | 大小：241kb | 下载：0

[VHDL编程] R_m_counter

说明：本工程为一个可变模的可逆计数器，通过外部设置可以改变模数，方便使用！-This project is a model of reversible variable counter, setting can be changed by an external module, easy to use!
<小吴> 在 2025-06-18 上传 | 大小：4kb | 下载：0

[单片机(51,AVR,MSP430等)] AN984_dsPIC33FJ256MC710

说明：Microchip AN984 ACIM 感应电机控制源代码dsPIC33FJ256MC710-Microchip AN984 ACIM Source Code for dsPIC33FJ256MC710
<QZ> 在 2025-06-18 上传 | 大小：73kb | 下载：0

[VHDL编程] dpll

说明：本工程为锁相环，采用全数字系统设计，输出频率在10M~100M之间！可改进。-This project is phase-locked loop, all-digital system design, the output frequency between the 10M ~ 100M! Can be improved.
<小吴> 在 2025-06-18 上传 | 大小：427kb | 下载：0

[Windows CE] CoolpadPCE6PforPN900PF800

说明：酷派手机Win CE系统的SDK 使用手机范围n9-Cool phone system Win CE SDK n900 mobile phone range
<夏苗> 在 2025-06-18 上传 | 大小：52.62mb | 下载：0