[单片机(51,AVR,MSP430等)] 51

说明：51小车控制文档，自动循迹资料，还不错，pdf格式-51 car control documentation, automatic tracking data, but also good, pdf format
<wgx> 在 2025-06-07 上传 | 大小：179kb | 下载：0

[单片机(51,AVR,MSP430等)] C51

说明：自动壁障小车，C语言开发，51系统，stc+at都没问题-Auto car barrier, C language development, 51 system, stc+ at no problem
<wgx> 在 2025-06-07 上传 | 大小：3kb | 下载：0

[单片机(51,AVR,MSP430等)] ku

说明：自动入库小车设计，包括设计与源代码，挺不错，全套-Automatic storage car design, including design and source code, very good, full
<wgx> 在 2025-06-07 上传 | 大小：173kb | 下载：0

[单片机(51,AVR,MSP430等)] 07q

说明：07年控制类，51跷跷板设计，单个源程序，全-07 control class, 51 seesaw design, a single source, all
<wgx> 在 2025-06-07 上传 | 大小：3kb | 下载：0

[uCOS开发] uCos2

说明：基于uC/OS-II的随机数显示，在LCD指定区域范围内，随机位置显示随机数字0-9，同时统计任务总数、CPU使用率以及OS的版本号，并且Led不停地闪烁，这是一个学习uC/OS-II的非常棒的例子！-Based on uC/OS-II of the random numbers displayed in the LCD within the designated area, a random position display random numbers 0-9, while the tota
<华兄> 在 2025-06-07 上传 | 大小：5.73mb | 下载：0

[DSP编程] 0DSP_

说明：利用dsp产生任意信号的三角波，正弦波，方波的发生,采用汇编代码编程，在ccs调试软件下调试-Dsp produce any signal using the triangular wave, sine wave, square wave occurs, the use of assembly code programming, debugging software debugging in ccs
<不再犹豫> 在 2025-06-07 上传 | 大小：386kb | 下载：0

[VHDL编程] m.e-lab

说明：vhdl verilog code for alu operation pll,biy sliced processor
<suganya> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[其他嵌入式/单片机内容] DM12864i

说明：DM12864ilcd显示屏源码和数据手册，经测试可用-DM12864ilcd display and data source Guide, available through the test
<小宝> 在 2025-06-07 上传 | 大小：297kb | 下载：0

[DSP编程] sanxiangSPWMfangzhen

说明：三相电压型SPWM逆变电路仿真与分析，一个很好的文章-san xiang SPWM fang zhen
<左旋> 在 2025-06-07 上传 | 大小：461kb | 下载：0

[VHDL编程] ram

说明：ram single-port RAM in write-first mode.
<chai> 在 2025-06-07 上传 | 大小：9kb | 下载：0

[VHDL编程] vhdl

说明：single-port RAM in write-first mode. module raminfr (clk, we, en, addr, di, do) input clk input we input en input [4:0] addr input [3:0] di output [3:0] do reg [3:0] RAM [31:0] reg [4:0] read_addr always @(po
<chai> 在 2025-06-07 上传 | 大小：32kb | 下载：0

[VHDL编程] clk_sync

说明：本文件是在ALTERA公司的QUARTUS下VHDL+原理图编写的时钟同步逻辑-This document is in the company' s QUARTUS ALTERA under VHDL+ schematic written clock synchronization logic
<宗爱青> 在 2025-06-07 上传 | 大小：240kb | 下载：0