[微处理器(ARM/PowerPC等)] Data-Processing-of-Radar

说明：雷达嵌入式数据处理技术研究,对雷达数据处理在Matlab平台上的应用做了介绍-Data Processing of Radar embeded system
<沈晨曦> 在 2025-07-05 上传 | 大小：1.26mb | 下载：0

[VHDL编程] music

说明：实现EDA硬件音乐播放，分别编写模块，代码简单易懂，适合初学者-EDA hardware music players, namely the preparation of modules, easy-to-understand code, suitable for beginners
<李济轩> 在 2025-07-05 上传 | 大小：54kb | 下载：0

[单片机(51,AVR,MSP430等)] cdq

说明：em78p458充电器源码，有ad转换，温度采样，电压采样-em78p458 charger Source, ad conversion, sample temperature, voltage sampling
<范立耿> 在 2025-07-05 上传 | 大小：5kb | 下载：0

[单片机(51,AVR,MSP430等)] 6511_3p4p1_27feb06

说明：Demonstration meter code for Teridian 6511 IC
<rgvandewalker> 在 2025-07-05 上传 | 大小：377kb | 下载：0

[单片机(51,AVR,MSP430等)] OTOMAT

说明：PIC PROGRAM SOLAR PUMP DALGIC POMPA SELENOID VALF CONTROL 16F84A PIC
<saban> 在 2025-07-05 上传 | 大小：7kb | 下载：0

[DSP编程] MATLAB--FIR-IIR--fileter

说明：fir的数字滤波器仿真,里面提到的基本算法和基本设计思路-filter in fir
<史儒彬> 在 2025-07-05 上传 | 大小：410kb | 下载：0

[VHDL编程] Channel_Equalizer

说明：使用Verilog编写的信道均衡器，可以有效解决抗多径问题，ISE12.2下编译通过-Written in Verilog channel equalizer can be an effective solution to anti-multipath, ISE12.2 compiled by
<洪依> 在 2025-07-05 上传 | 大小：386kb | 下载：0

[VHDL编程] IFFT11111

说明：使用Verilog编写的IFFT，ISE12.2下编译通过，学习IFFT核的同学可以参考-Use of the IFFT in Verilog compiler, ISE12.2 under study IFFT core students can refer to
<洪依> 在 2025-07-05 上传 | 大小：765kb | 下载：0

[VHDL编程] Phase1111_Tracking

说明：使用Verilog编写的相位跟踪器，可以有效解决锁相环中的相位跟踪问题，ISE12.2下编译通过-Written in Verilog phase tracker can effectively resolve the PLL phase tracking, ISE12.2 compiled by
<洪依> 在 2025-07-05 上传 | 大小：327kb | 下载：0

[VHDL编程] Timing1111_Symcronization

说明：使用Verilog编写的时间同步模块，解决位同步问题，ISE12.2下编译通过-Time synchronization module written in Verilog, bit synchronization issues under ISE12.2 compiled by
<洪依> 在 2025-07-05 上传 | 大小：252kb | 下载：0

[VHDL编程] Viterbi11111

说明：使用Verilog编写的vertbi译码模块，ISE12.2下编译通过，主用是调用ISE下的Vertibi核设计实现的。-Written using Verilog vertbi decoding module, ISE12.2 compiled by the main use is to call ISE the nuclear Vertibi designed to achieve.
<洪依> 在 2025-07-05 上传 | 大小：248kb | 下载：0

[VHDL编程] FPGA_Equalizer

说明：使用Verilog编写的信道均衡器，可以有效解决抗多径问题，ISE12.2下编译通过-Written in Verilog channel equalizer can be an effective solution to anti-multipath, ISE12.2 compiled by
<洪依> 在 2025-07-05 上传 | 大小：385kb | 下载：0