[单片机(51,AVR,MSP430等)] AD9516reg_usart

说明：AD9516时钟芯片的时钟配置文件，基于SPI的。不同的时钟管脚有多不同的输出时钟。-The AD9516 clock chip clock configuration file, based on SPI. Different clock pins how different output clock.
<徐鲁花> 在 2025-06-28 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] Pllaatticer

说明：程序源码是一种基于STC89C58的点阵屏显示出出来程序源码，能一次显示出来4个汉字 可直接使用。 -The program source code is based STC89C58 lattice screen shows out of program source code, display the four Chinese characters can be used directly.
<补助> 在 2025-06-28 上传 | 大小：72kb | 下载：0

[嵌入式Linux] 2corve224

说明：天嵌科技的2440核心板规格书。 该2440核心板体积小，资资源多，价格好 是OEM的最佳选择！ ，已通过测试。 -Embedded technology 2440 core board specifications. The 2440 volume of the core board, capital resources, the price is good is the best choice for OEM , Has been tested.
<补助> 在 2025-06-28 上传 | 大小：32kb | 下载：0

[uCOS开发] Tmyethernneth

说明：这是基于UCOS II操作系统，LWIP协议栈的ARM以太网接口程序，处理器是AT91SAM7x256,对于于打算学习ARM以太网接口的朋友有一定帮助，可以参考此程序实现其他硬件平台上的以太网接口的开发。 已通过测试。 -This is based on UCOS II operating system protocol stack LWIP ARM Ethernet interface program, the processor is AT91SAM7x256 have some hel
<补助> 在 2025-06-28 上传 | 大小：508kb | 下载：0

[嵌入式/单片机编程] Cfat322o

说明：FAT32代码，开源的经典FAT32代码，我已经测试过了可用。Porting到其其他嵌入式系统，需要更改底层接口即可。如有问题，可联系bwbtmh&21cn.net -FAT32 code, open source classic FAT32 code, I have tested that can be used. Porting to other embedded systems, and can need to change the underlying interface. If y
<补助> 在 2025-06-28 上传 | 大小：89kb | 下载：0

[嵌入式/单片机编程] lpc1768_UART

说明：lpc1768 串口编程 可用keil直接打开-lpc1768 serial programming available keil directly open
<张三> 在 2025-06-28 上传 | 大小：147kb | 下载：0

[VHDL编程] pplllrarl

说明：用VHDL写的数字锁相环程序源码 pll.vhd为源文文件 pllTB.vhd为testbench 可直接使用。 -Written using VHDL digital PLL pll.vhd program source code for the source text file pllTB.vhd testbench can be used directly.
<陪同> 在 2025-06-28 上传 | 大小：109kb | 下载：0

[嵌入式Linux] Cuniix-tsllibo

说明：比较好用的触摸屏校正程序源码码，在linux -Relatively easy to use touch screen calibration procedure source code in linux
<陪同> 在 2025-06-28 上传 | 大小：55kb | 下载：0

[VHDL编程] ffirr_166i

说明：fir低通滤波器 用于dspbuilder pll：25nss data 400khz sin 10.8khz 已通过测试。 -fir low pass filter for dspbuilder pll: 25nss data 400khz sin 10.8khz has been tested.
<陪同> 在 2025-06-28 上传 | 大小：8kb | 下载：0

[VHDL编程] FdplllzipP

说明：ＦＰＧＡ实现全数字锁相环，运用硬件描述评议议verilog HDL，顶层文件ＤＰＬＬ．Ｖ -FPGA implementation of DPLL, the use of hardware descr iption council meeting Verilog HDL top-level file DPLL is. V
<陪同> 在 2025-06-28 上传 | 大小：5kb | 下载：0

[DSP编程] tuxiangcaiji

说明：声音信号的处理，及对信号的滤波和再恢复，matlab源码-Sound signal processing, and signal filtering and restore Matlab source
<陈炳斌> 在 2025-06-28 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] 3L-npc-v-source-inverter

说明：an active power filter implemented with inverter
<Aibing Gong> 在 2025-06-28 上传 | 大小：495kb | 下载：0