[微处理器(ARM/PowerPC等)] UM2455COB

说明：Zigbee source Keil uVision
<antoonio> 在 2025-06-22 上传 | 大小：35kb | 下载：0

[VHDL编程] VGA

说明：用FPGA实现VGA控制器，在屏幕上显示红绿蓝三种条文-FPGA Implementation of a VGA controller, displayed on the screen red, green and blue three provisions
<谢浩鹏> 在 2025-06-22 上传 | 大小：276kb | 下载：0

[VHDL编程] time

说明：fpga万年历 vhdl语言 能实现现实时分秒年月日 及闰年判断 整点报时-every second when the fpga calendar VHDL language can achieve real date and leap year to judge the whole point of time
<孙龙飞> 在 2025-06-22 上传 | 大小：3.89mb | 下载：0

[Windows CE] GAPI

说明：wince 上GAPI软件模拟源代码,GAPI是一个windows mobile上的2D图形加速库-GAPI software simulation source code on wince, GAPI, 2D graphics acceleration on a Windows Mobile library
<kingyellow> 在 2025-06-22 上传 | 大小：107kb | 下载：0

[微处理器(ARM/PowerPC等)] Temp-clock-LCD-display

说明：DS18B20温度实时监测，万年历时钟lcd显示，独立键盘可调节的单片机综合项目-Temperature Calendar clock LCD display
<丁承> 在 2025-06-22 上传 | 大小：62kb | 下载：0

[其他嵌入式/单片机内容] MSP430F147_OF_MOUSE

说明：这是基于MSP430F147的数字信号处理程序，其中包含了MSP430F147和NRF24L01的程序函数-This is based on the MSP430F147 digital signal handler, which contains the the MSP430F147, and NRF24L01 program function
<lordleo> 在 2025-06-22 上传 | 大小：33kb | 下载：0

[VHDL编程] ADDER

说明：前大部分FPGA都是基于SRAM工艺的，而SRAM工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以正常工作，由于配置时间很短，不会影响系统正常工作。也有少数FPGA采用反熔丝或Flash工艺，对这种FPGA，就不需要外加专用的配置芯片-Before most of the FPGA is SRAM-based technology, chip SRAM process information after po
<jjkkll123456> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] wjyl

说明：微机原理与接口技术的基础内容，8255，8259，8253的原理和AD实验-The basis of the content of the Microcomputer Principle and Interface Technology
<zss> 在 2025-06-22 上传 | 大小：197kb | 下载：0

[VHDL编程] DataCycle

说明：一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-cpu cpu cpu cpu cpu cpu cpu cpu
<zzh> 在 2025-06-22 上传 | 大小：703kb | 下载：0

[VHDL编程] PipelineSim

说明：一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par
<zzh> 在 2025-06-22 上传 | 大小：67kb | 下载：0

[VHDL编程] PIPELINE

说明：一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par
<zzh> 在 2025-06-22 上传 | 大小：8.32mb | 下载：0

[VHDL编程] PipelineCPU

说明：一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of par
<zzh> 在 2025-06-22 上传 | 大小：2.38mb | 下载：0