[单片机(51,AVR,MSP430等)] C-language-code.tar

说明：它是单片机学习中和开发初学者所必须掌握的代码-It is a single-chip learning in and development beginners must master code
<关岩> 在 2025-06-19 上传 | 大小：899kb | 下载：0

[单片机(51,AVR,MSP430等)] Compilation.tar

说明：它是汇编语言的对单片机的学习中常见的代码-It is a common code in assembly language on microcontroller learning
<关岩> 在 2025-06-19 上传 | 大小：88kb | 下载：0

[微处理器(ARM/PowerPC等)] 4

说明：单片机实验 工业顺序控制实验 k1为启动开关 k2为故障输入模拟开关 p.3.3输入0是不断报警 p1.7为报警声音输出-SCM experiment industrial control experiment in order k1 the start switch k2 the fault input analog switch p.3.3 input is constantly alarm p1.7 alarm sound output
<张广新> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] Data-entry-C.tar

说明：它是C语言的学习者最有效的学习资料，易于入门和自学-It is the most effective learning materials in the C language learners, easy entry and self-study
<关岩> 在 2025-06-19 上传 | 大小：23.32mb | 下载：0

[uCOS开发] 8051

说明：8051based microcontroller interface
<sumo> 在 2025-06-19 上传 | 大小：6kb | 下载：0

[VHDL编程] src

说明：自己写的一个求两个32位操作数的最大公约数处理器的verilog代码，采用的是流水线结构-A seek the greatest common divisor of two 32-bit operands processor verilog code pipeline structure
<ray> 在 2025-06-19 上传 | 大小：4kb | 下载：0

[单片机(51,AVR,MSP430等)] 51Assembly-instruction

说明：它是51单片机中的汇编语言的指令详细的总结的一款电子书-It is 51 microcontroller assembly language instructions detailed summary of a book
<关岩> 在 2025-06-19 上传 | 大小：540kb | 下载：0

[单片机(51,AVR,MSP430等)] music-doorbell

说明：本程序是电子音乐门铃的设计，主要基于单片机89C51的C语言设计程序-This program is the design of the electronic music doorbell, mainly based on the 89C51 microcontroller C language design program
<chen> 在 2025-06-19 上传 | 大小：7kb | 下载：0

[VHDL编程] demo_2012_2

说明：KD_CPU,8位实现基本功能的cpu，基于verilog-KD_CPU,8bit CPU with basic functions, base on verilog
<Victor> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[VHDL编程] code

说明：5级流水CPU，可实现除法，逻辑移位，算术移位等高级功能-Five water CPU to perform division, logical shift, arithmetic shift and other advanced features
<Victor> 在 2025-06-19 上传 | 大小：11kb | 下载：0

[其他嵌入式/单片机内容] ADC

说明：Connecting ADC to 8051
<Rocky> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] Dragon-Heart_VERILOG.doc

说明：神州龙芯cpu的verilog设计规范，本规范适用于下列三种 Verilog代码文件的编写：1）可综合逻辑部件；2）虚拟部件（Virtual Component--VC）；3）测试模块（testbenches）。-The verilog design specification of BLX cpu
<Victor> 在 2025-06-19 上传 | 大小：65kb | 下载：0