[VHDL编程] yv333

说明：STM32 all the information produced by the MP3, Correlation analysis process matlab method, matlab prepared cellular automata.
<rsaeq > 在 2025-09-17 上传 | 大小：4kb | 下载：0

[VHDL编程] feng_ac88

说明：PV modules contain, MPPT module, BOOST module, inverter module, Dimensional phononic crystals FDTD method calculation examples band gap, The signal spectral analysis and filtering.
<rsaeq > 在 2025-09-17 上传 | 大小：5kb | 下载：0

[VHDL编程] hiehoupei

说明：Rotating machinery 2-d holographic spectrum calculation, Pattern Recognition bayes discriminant analysis algorithm, Undergraduate complete set requirements refer to the standard test models.
<tbfgcty > 在 2025-09-17 上传 | 大小：5kb | 下载：0

[单片机(51,AVR,MSP430等)] STM8

说明：ST写的STM8电机库中,可以用无感方式驱动BLDC(ST written in the STM8 motor library, you can drive BLDC without sense)
<听雨入梦 > 在 2025-09-17 上传 | 大小：2kb | 下载：0

[嵌入式/单片机编程] BLDC Hall电控资料

说明：BLDC电控资料，里面附有原理图，PCB图（原理图 程序）(BLDC electrical control information, which is accompanied by schematics, PCB diagram (schematic program))
<听雨入梦 > 在 2025-09-17 上传 | 大小：669kb | 下载：0

[VHDL编程] piu_kf13

说明：Prediction Error Method for Parameter Identification - the idea of relaxation, Phased array antenna pattern (Chebyshev weights), There are detailed notes.
<huinaosan > 在 2025-09-17 上传 | 大小：5kb | 下载：0

[嵌入式Linux] 用FPGA实现简单的UDPIP通信

说明：使用verilog语言实现了UDP协议网络通信(Verilog protocol is used to realize UDP protocol network communication)
<天地孤影i > 在 2025-09-17 上传 | 大小：636kb | 下载：0

[硬件设计] spi

说明：使用verilog语言实现spi传输协议(Using Verilog language to implement SPI transport protocol)
<天地孤影i > 在 2025-09-17 上传 | 大小：4kb | 下载：0

[VHDL编程] 以太网控制器Verilog源码(含有MAC,MII接口)

说明：以太网控制器Verilog源码(含有MAC,MII接口)(Ethernet controller Verilog source code (including MAC, MII interface))
<天地孤影i > 在 2025-09-17 上传 | 大小：70kb | 下载：0

[VHDL编程] SD_rtl

说明：用verilog实现sd卡读写，亲测可用(Implementation of SD card read and write with Verilog)
<天地孤影i > 在 2025-09-17 上传 | 大小：4kb | 下载：0

[嵌入式/单片机编程] PA0_PWM输出

说明：实现STM32的PWM输出是实例程序，通过PA0口输出，基于STM32F103VET6(STM32 implementation of the PWM output is an instance of the program)
<无敌小黑 > 在 2025-09-17 上传 | 大小：2.52mb | 下载：0

[VHDL编程] AXI slave

说明：使用verilog语言实现了AXI总线通信协议的从机部分(The slave part of AXI bus communication protocol is realized by using Verilog language)
<天地孤影i > 在 2025-09-17 上传 | 大小：1kb | 下载：0