资源列表
[VHDL编程] dingshijishu.vhd
说明：基于VHDL语言环境的定时计数程序，可进行简单的定时计数，供大家改进开发。-Simple timer count timer count program based on the VHDL language environment for improved development.<宋喜望> 在 2025-06-08 上传 | 大小：1kb | 下载：0
[VHDL编程] DDC_FPGA
说明：基于FPGA的数字下变频器（DDC）的设计,将采样得到的高速率信号变成低速率基带信号，以便进行下一步的信号处理。由NCO、数字混频器、低通滤波器和抽取滤波器四个模块组成。采用自编的加法树乘法器，提高乘法运算效率。-Design based on FPGA digital downconverter (DDC), the high-speed signal will be sampled baseband signal into a low rate for the next step in th<shengxx> 在 2025-06-08 上传 | 大小：51kb | 下载：0
[uCOS开发] uCOSIIbase
说明：ucos的基础实验，学习ucos必备，调试通过，无错-ucos the basis of experiments, learning the ucos essential, debugging through no fault<苏奕平> 在 2025-06-08 上传 | 大小：1.66mb | 下载：0
[uCOS开发] ucos_tcpip
说明：ucos_tcp/ip，免费的tcp/ip协议-ucos_tcp/ip, free tcp/ip protocol<苏奕平> 在 2025-06-08 上传 | 大小：608kb | 下载：0
[单片机(51,AVR,MSP430等)] pinlvjishuqi
说明：（1）． 定时/计数器T0和T1的工作方式设置，由图可知，T0是工作在计数状态下，对输入的频率信号进行计数，但对工作在计数状态下的T0，最大计数值为fOSC/24，由于fOSC＝12MHz，因此：T0的最大计数频率为250KHz。对于频率的概念就是在一秒只数脉冲的个数，即为频率值。所以T1工作在定时状态下，每定时1秒中到，就停止T0的计数，而从T0的计数单元中读取计数的数值，然后进行数据处理。送到数码管显示出来。 （2）． T1工作在定时状态下，最大定时时间为65ms，达不到1秒的定时，所以<朱孝天> 在 2025-06-08 上传 | 大小：10kb | 下载：0