资源列表

« 1 2 ... .90 .91 .92 .93 .94 33695.96 .97 .98 .99 .00 ... 33928 »

[单片机(51,AVR,MSP430等)W25Q128

说明:W25Q128 SQI driver for PIC32MZ and Harmony
<jirawat> 在 2025-07-18 上传 | 大小:3kb | 下载:0

[VHDL编程FSM_design using Verilog

说明:FSM verilog (Mealy and moore)
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:697byte | 下载:0

[VHDL编程Memory Verilog

说明:ROM,RAM (dual port)- Verilog
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:1.55kb | 下载:0

[VHDL编程CSD Multiplier_Verilog

说明:CSD Multiplier Verilog
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:1.41kb | 下载:0

[VHDL编程Low Power Multiplier Verilog

说明:Low Power Multiplier Verilog
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:2.43kb | 下载:0

[VHDL编程VHDL codes for Combinational Designs

说明:VHDL codes for Combinational Designs
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:3.7kb | 下载:0

[VHDL编程VHDL codes for Sequential Designs

说明:VHDL codes for Sequential Designs
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:4.05kb | 下载:0

[VHDL编程Image Steganography_VHDL

说明:Complete VHDL codes for Image Steganography project
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:8.66kb | 下载:0

[VHDL编程NoC Verilog Codes

说明:Network on Chip design using XY routing algorithm with FPGA implementation (Verilog)
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:7.59kb | 下载:0

[VHDL编程Parallel Prefix Adders Using VHDL

说明:Parallel Prefix Adders Using VHDL 32-BIT RCA 32-BIT KOGGE STONE ADDER 32-BIT CSA 32-BIT SPANNING TREE ADDER
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:10.73kb | 下载:0

[VHDL编程32-bit Carry lookahead adder

说明:32-bit Carry lookahead adder generic verilog
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:954byte | 下载:0

[VHDL编程32-bit new csa adder verilog code

说明:32-bit new carry select adder verilog code
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小:1.21kb | 下载:0
« 1 2 ... .90 .91 .92 .93 .94 33695.96 .97 .98 .99 .00 ... 33928 »

源码中国 www.ymcn.org