资源列表

« 1 2 ... .84 .85 .86 .87 .88 4189.90 .91 .92 .93 .94 ... 33928 »

[单片机(51,AVR,MSP430等)tks2.2

说明:单片机的开发环境
<> 在 2025-11-19 上传 | 大小:2.63mb | 下载:0

[嵌入式LinuxDM9000

说明:飞利浦lpc2200实验箱关于网络芯片DM9000的驱动代码。代码非常详细有注释。-Philips lpc2200 experimental box on the network driver code DM9000 chips. Very detailed annotated code.
<jackylijiesi> 在 2025-11-19 上传 | 大小:8kb | 下载:0

[嵌入式/单片机编程spi

说明:飞利浦lpc2200实验箱关于spi接口的驱动代码。代码非常详细有注释。-Philips lpc2200 experimental spi interface box on the driver code. Very detailed annotated code.
<jackylijiesi> 在 2025-11-19 上传 | 大小:5kb | 下载:0

[嵌入式Linuxi2c

说明:飞利浦lpc2200实验箱关于i2c接口的驱动代码。代码非常详细有注释。-Philips experiment lpc2200 me on i2c driver interface code. Very detailed annotated code.
<jackylijiesi> 在 2025-11-19 上传 | 大小:5kb | 下载:0

[VHDL编程Asynchronous_read_write_RAM

说明:Dual Port RAM Asynchronous Read/Write 经过modelsim仿真 -Dual Port RAM Asynchronous Read/Write through ModelSim Simulation
<lianlianmao> 在 2025-11-19 上传 | 大小:1kb | 下载:0

[嵌入式LinuxCAN

说明:s3c2410 arm实验箱关于Can总线的驱动代码。代码条理清晰,注释详细。非常有价值。-Experimental s3c2410 arm me on Can Bus driver code. The clarity of code, comments, details. Very valuable.
<jackylijiesi> 在 2025-11-19 上传 | 大小:14kb | 下载:0

[VHDL编程Synchronous_read_write_RAM

说明:Synchronous read write RAM verilog。经过modelsim se仿真。-Synchronous read write RAM verilog. Through simulation modelsim se.
<lianlianmao> 在 2025-11-19 上传 | 大小:1kb | 下载:0

[嵌入式Linuxtouchscreen

说明:s3c2410实验箱关于arm linux触摸屏的驱动代码和测试程序。代码非常详细有注释。-S3C2410 experimental arm linux box on the touch screen driver code and test procedures. Very detailed annotated code.
<李颉思> 在 2025-11-19 上传 | 大小:16kb | 下载:0

[VHDL编程Synthesizable_FIFO_verilog

说明:Synthesizable FIFO Model This example describes a synthesizable implementation of a FIFO. The FIFO depth and FIFO width in bits can be modified by simply changing the value of two parameters, `FWIDTH and `FDEPTH. For this example, the FIFO depth is
<lianlianmao> 在 2025-11-19 上传 | 大小:16kb | 下载:0

[VHDL编程Content_Addressable_Memory

说明:Content Addressable Memory 的verilog源代码。经过modelsim仿真。-Content Addressable Memory of Verilog source code. After ModelSim simulation.
<lianlianmao> 在 2025-11-19 上传 | 大小:1kb | 下载:0

[VHDL编程VerilogHDL_advanced_digital_design_code_Ch4

说明:Verilog HDL 高级数字设计源码 _chapter4-Advanced Digital Design Verilog HDL source _chapter4
<lianlianmao> 在 2025-11-19 上传 | 大小:21kb | 下载:0

[VHDL编程VerilogHDL_advanced_digital_design_code_Ch5

说明:Verilog HDL 高级数字设计源码 _chapter5-Advanced Digital Design Verilog HDL source _chapter5
<lianlianmao> 在 2025-11-19 上传 | 大小:62kb | 下载:0
« 1 2 ... .84 .85 .86 .87 .88 4189.90 .91 .92 .93 .94 ... 33928 »

源码中国 www.ymcn.org