[嵌入式/单片机编程] Calculator

说明：嵌入式处理器接口模块功能综合应用，简单的计算器设计(Calculator design;Integrated application of embedded processor interface module)
<弥米> 在 2025-06-30 上传 | 大小：105kb | 下载：0

[VHDL编程] DE2_synthesizer

说明：基于DE2FPGA开发板的多功能音乐合成器研究实现与综合(based on DE2 FPGA 2C35 development board design music synthesizer string base)
<thermon> 在 2025-06-30 上传 | 大小：4kb | 下载：0

[嵌入式/单片机编程] Stopwatch&Timer

说明：嵌入式开发，处理器接口模块功能综合应用，秒表与计时器设计(Integrated application of embedded processor interface module;Stopwatch and timer design)
<弥米> 在 2025-06-30 上传 | 大小：115kb | 下载：0

[嵌入式/单片机编程] 程序

说明：智能控制LED灯的亮灭，和强度。可用于家庭或者楼道(Intelligent control LED lights, and intensity. Can be used in a family or a corridor)
<gabyyan> 在 2025-06-30 上传 | 大小：12kb | 下载：0

[VHDL编程] led_test

说明：流水灯例程，是FPGA的入手级程序，初步了解FPGA的时序(The water lamp routine is the start procedure of FPGA, and initially understands the timing of FPGA.)
<Agnes001> 在 2025-06-30 上传 | 大小：737kb | 下载：0

[嵌入式/单片机编程] ws2812

说明：ws2812呼吸灯驱动 通过控制IO电平和延迟模拟时序，改变亮度达到呼吸效果(Ws2812 breathing lamp drive By controlling IO level and delay simulation timing, we can change brightness to achieve breathing effect.)
<bobo3225> 在 2025-06-30 上传 | 大小：12.61mb | 下载：0

[单片机(51,AVR,MSP430等)] pmd

说明：使用串口烧给芯片，可以得到跑马灯的结果，时间周期为1s。(The use of serial burn to the chip, can get the marquee results, the time period of 1s.)
<konghake> 在 2025-06-30 上传 | 大小：88kb | 下载：0

[嵌入式/单片机编程] OLED

说明：一个较好用的OLED显示代码，iic通信，淘宝店家给的(Better use of the OLED display code, given by the Taobao store)
<lemon夏> 在 2025-06-30 上传 | 大小：8kb | 下载：0

[VHDL编程] at7_ex01

说明：8个LED执行流水灯。流水灯依次循环点亮。基于vivado平台编写的Verilog代码(The 8 LED executes the flow light. The flow light is turned on and out in turn. Verilog code based on vivado platform)
<24fh> 在 2025-06-30 上传 | 大小：512kb | 下载：0

[VHDL编程] at7_ex03

说明：使用FPGA内部的PLL产生时钟，计数器循环计数驱动LED闪烁。基于vivado平台编写的Verilog代码(Use FPGA's internal PLL to generate clock, counter cycle counting drive LED flicker. Verilog code based on vivado platform)
<24fh> 在 2025-06-30 上传 | 大小：721kb | 下载：0

[VHDL编程] at7_ex04

说明：通过LED闪烁控制器的代码，使用Vivado工具配置定义一个IP核，在用户工程中可随意添加这个IP核作为设计的一部分，如同Vivado自带的IP核一样方便调用和集成。(Through the code of the LED scintillation controller, the Vivado tool is configured to define a IP core, and the IP kernel can be added as part of the design at rando
<24fh> 在 2025-06-30 上传 | 大小：1.75mb | 下载：0

[VHDL编程] at7_ex05

说明：实现PC端通过UART发送数据到FPGA，FPGA将所接收到的数据同样是通过UART原本不动的发回给PC端。(The PC terminal sends data to FPGA through UART. FPGA sends the received data back to the PC end by UART.)
<24fh> 在 2025-06-30 上传 | 大小：736kb | 下载：0