[单片机(51,AVR,MSP430等)] DS18B20

说明：基于C8051F005的DS18B20源码- DS18B20 Based on C8051F005
<William> 在 2025-05-22 上传 | 大小：1kb | 下载：0

[嵌入式/单片机编程] 2-0

说明：根据51单片机显示的，发光二极管由左向右显示，同时数码管也由左向右，同时数码管显示1-f-51 Microcontroller based show, from left to right light-emitting diode display, while the digital control is also from left to right, while digital display 1-f
<王孟> 在 2025-05-22 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] ICCAVR

说明：atmega16驱动12位ADC－TLC2543源程序-atmega16，ADC－TLC2543
<王可> 在 2025-05-22 上传 | 大小：1kb | 下载：0

[VHDL编程] fallthrough_small_fifo_v2

说明：同步fifo设计，仿真已通过，用Verilog编写，代码短小-Synchronous fifo design, simulation has been adopted, written with Verilog, code short
<xinghuo> 在 2025-05-22 上传 | 大小：1kb | 下载：0

[VHDL编程] small_fifo

说明：同步fifo设计，仿真已通过，用Verilog编写，代码短小，易懂-Synchronous fifo design, simulation has been adopted, written with Verilog, code short and easy to understand
<xinghuo> 在 2025-05-22 上传 | 大小：1kb | 下载：0

[嵌入式/单片机编程] Clock

说明： Clock函数含有不同的延时函数，时钟函数-Clock function with a different delay function, clock function
<DUKUI> 在 2025-05-22 上传 | 大小：1kb | 下载：0

[VHDL编程] crc

说明：用verilog实现串进并出的CRC算法-Achieved with verilog into and out of the CRC series algorithm
<santa> 在 2025-05-22 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] 0to19dianzhenxianshi

说明：0到19点阵数字显示，数字由下向上滚，P0口送位选低电平，P1口送代码，已通过STC89C52RC开发板是实验-0-19 dot matrix digital display, digital roll from the bottom up, P0 port to send Choice of low, P1 I send the code, has passed STC89C52RC development board is an e
<谈星星> 在 2025-05-22 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] shizhongjiawannianlijiadianzhenxianshi

说明：数字时钟，可以任意调节时间，年月日，有秒分时的独立和连显，按键接P1口的16个矩阵按键，动用了8个按键，同时显示8*8点阵的数字0到19循环-Digital clock, can be adjusted at the time, years on, there are second and even the obvious time-independent, key access port 16 P1 matrix keys, usin
<谈星星> 在 2025-05-22 上传 | 大小：1kb | 下载：0

[VHDL编程] long_generator

说明：
<李小凡> 在 2025-05-22 上传 | 大小：1kb | 下载：0

[VHDL编程] DATA_16QAM_MAP

说明：qam星座映射也qam调制的硬件实现代码详解。用于OFDM下行链路-qam qam modulation constellation is also the hardware implementation code Xiangjie. For OFDM Downlink
<李小凡> 在 2025-05-22 上传 | 大小：1kb | 下载：0

[VHDL编程] vsim

说明：multiplexer 16_1 is a multiplexer with 16 inputs and 1 output.
<sarv> 在 2025-05-22 上传 | 大小：1kb | 下载：0