资源列表

« 1 2 ... .94 .95 .96 .97 .98 2299.00 .01 .02 .03 .04 ... 33928 »

[Windows CEwince_Email

说明:基于C#的wince邮件发送功能,转自http://xian827991006.blog.163.com/blog/static/11103982720126413912218/-Based on C# wince mail sending function switched from http://xian827991006.blog.163.com/blog/static/11103982720126413912218/ in
<叶子落> 在 2025-06-10 上传 | 大小:1kb | 下载:0

[其他嵌入式/单片机内容AD7746

说明:基于AD7746的微小电容测量程序,可检测0.1pf至22pf的微小电容,程序经过测试可用。-Based on the AD7746 small capacitance measurement procedures 0.1pf to 22pf small capacitance can be detected, the program has been tested and is available.
<DALONG> 在 2025-06-10 上传 | 大小:1kb | 下载:1

[单片机(51,AVR,MSP430等)GM8142

说明:基于GM8142的串口扩展程序,程序由MSP430F247开发,进过测试可用。-The GM8142-based serial port expansion program program developed by MSP430F247 into the test can be used.
<DALONG> 在 2025-06-10 上传 | 大小:1kb | 下载:1

[单片机(51,AVR,MSP430等)fc

说明:基于单片机的自行车测速系统 C语言源代码-Bike speed system C language source code based on single chip
<李思远> 在 2025-06-10 上传 | 大小:1kb | 下载:0

[其他嵌入式/单片机内容main

说明:arm c语言编程-the arm c language programming
<fanghuan> 在 2025-06-10 上传 | 大小:1kb | 下载:0

[单片机(51,AVR,MSP430等)main

说明:MSP430F149数码管显示,可以点亮所有数码管,显示“8”-The MSP430F149 digital display can be lit all digital tube display " 8"
<伊玮珑> 在 2025-06-10 上传 | 大小:1kb | 下载:0

[VHDL编程adder16_2

说明:16位2级流水线加法器的verilog设计-16 2 pipeline adder Verilog design
<张山> 在 2025-06-10 上传 | 大小:1kb | 下载:0

[VHDL编程ade

说明:用verilog HDL语言实现一个8位串行乘法器-An 8-bit serial multiplier with Verilog HDL language
<张山> 在 2025-06-10 上传 | 大小:1kb | 下载:0

[VHDL编程mul_addtree

说明:用verilog HDL语言实现一个4位的流水线乘法器-Achieve a 4-bit pipelined multiplier using Verilog HDL language
<张山> 在 2025-06-10 上传 | 大小:1kb | 下载:0

[VHDL编程5-6

说明:用verilog实现节省乘法器的16位复数乘法-16-bit complex multiplication verilog to achieve savings multiplier
<张山> 在 2025-06-10 上传 | 大小:1kb | 下载:0

[VHDL编程divider

说明:用verilog实现一个被除数位8位、除数为4位的高效除法器-Verilog to achieve a dividend of 8, division by four efficient divider
<张山> 在 2025-06-10 上传 | 大小:1kb | 下载:0

[VHDL编程5-17

说明:用verilog实现一个基于流水线结构的正、余弦信号发生器-Based on Pipeline Structure verilog to achieve a sine and cosine signal generator
<张山> 在 2025-06-10 上传 | 大小:1kb | 下载:0
« 1 2 ... .94 .95 .96 .97 .98 2299.00 .01 .02 .03 .04 ... 33928 »

源码中国 www.ymcn.org