[VHDL编程] shaomiaoqudongxianshidianlu

说明：为了减少8位显示信号的接口连接线，实验箱中的数码显示采用扫描 显示工作模式。即8位数码管的七段译码输入（a,b,c,d,e,f,g）是并联在 一起的，而每一个数码管是通过一个3位选择sel[2..0]来选定 的。-In order to reduce the 8-bit display signal interface cable, digital display in the experimental box scan display mode of operation. I.e. the s
<刘红喜> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[DSP编程] jiaotongxinhaodeng

说明：把东西南北方向的红绿黄灯编号，然后在软件当中把灯亮时的状态设为“1”，灯灭时的状态设为“0”。第几个灯亮，就在第几位用二进制的1表示，所以以上提的状态都以这个思路来表示。之后把每一个状态的二进制转换为十六进制。因此用十六进制来表示每一个状态。-Things red, green and yellow Number of north-south direction, and then the software which lights when the state is set to "
<刘红喜> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[DSP编程] xinhaosuofangchengxu

说明：用实验方法确定放大倍数超过何值时就会发生溢出，用理论计算解释,实现信号缩放功能-Occurs when you zoom in beyond what value is determined experimentally overflow, theoretical calculations explain, signal scaling function
<刘红喜> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] 1210

说明：ad芯片的配置程序，-AD chip configuration program, Oh Oh Oh Oh Oh Oh
<李海军> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] encoder

说明：RS(7,3,4)，码长七位，信息位三位，纠错位四位，经过验证成功-RS (7,3,4), the code length of seven, three of information bits, bit error correction four proven successful
<郑志聪> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA-based-16X16-dot-matrix

说明：基于FPGA的16X16点阵去显示汉字，让汉字滚动显示-FPGA-based 16X16 dot matrix to display Chinese characters
<李超群> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] WaterHeater12_25SourceFile

说明：用单片机去实时控制和监控热水器使用流量的多少-How much traffic microcontroller to real-time control and monitoring of water heater
<李超群> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] Super-calendar-source-program

说明：用单片机设计超级万年历，该万年历即使掉电也能够实时显示时间-Single-chip design super calendar, the calendar even with power real-time display
<李超群> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-to-design-detector

说明：用VHDL语言设计一个序列“111010”的检测器和该序列的发生器-VHDL language " 111010" to design a sequence detector and the sequence generator
<赵玉著> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] adsawfd

说明：用Verilog HDL设计3线-8线译码器，ena是译码器的使能控制端，当ena=1时译码器工作，ena=0时译码器被禁止，8个输出均为高电平 用Verilog HDL设计具有三态输出的8D锁存器。-3-to-8 line decoder, ENA is designed using Verilog HDL the decoder enable control terminal, when ena = 1 time decoder, ENA = 0 time decoder is disa
<赵玉著> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] main

说明：数子频率计 C语言 proteus 仿真-The number of sub-frequency meter C language proteus simulation
<xianchengfeng> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] sci

说明：飞思卡尔智能车xs128单片机串口通信，调试子程序-Freescale smart car xs128 single-chip serial communication, debugging subroutine
<wjy> 在 2025-06-16 上传 | 大小：1kb | 下载：0