[微处理器(ARM/PowerPC等)] USBCDC

说明：要在本程序包里去找驱动安装完成后会出现一个虚拟串口-Driver installation is complete, there will be a virtual serial port to the bag to find in this program
<严金> 在 2025-05-25 上传 | 大小：393kb | 下载：0

[嵌入式Linux] Digg-Wtch-1(www.bargh20.com)

说明：8051 stepmotor keypad uln2003 C(www.bargh20.com)
<vahid> 在 2025-05-25 上传 | 大小：393kb | 下载：0

[微处理器(ARM/PowerPC等)] arm7_6500_keil_print_dmac

说明：芯片DMAC 测试程序，用于FPGA仿真测试，带有print功能-The chip the DMAC testing procedures, for FPGA simulation tests with print function
<孙文> 在 2025-05-25 上传 | 大小：393kb | 下载：0

[Windows CE] RFID_RW_Demo

说明：RFID_RW_Demo,RFID手持机读写Demo-RFID_RW_Demo RFID handheld read and write Demo
<mhl> 在 2025-05-25 上传 | 大小：393kb | 下载：0

[VHDL编程] dutyfactor

说明：可调占空比程序，开发环境：Quartus8.0-Adjustable duty cycle of program development environment: Quartus8.0
<赵东方> 在 2025-05-25 上传 | 大小：393kb | 下载：0

[单片机(51,AVR,MSP430等)] GSM

说明：利用PIC与GSM模块进行通信，实现智能家居系统的设计，其中包括了PIC16F877A利用USART与GSM通信，以及PIC对DS18B20操作的时序和VB上位机通信的程序。-PIC with GSM module for communication, and the design of intelligent home systems, including the PIC16F877A using USART with GSM com
<> 在 2025-05-25 上传 | 大小：393kb | 下载：0

[其他嵌入式/单片机内容] UART0

说明：LPC2400系列UART驱动实现接受发送功能-LPC2400 series UART driver achieve accept send
<sun> 在 2025-05-25 上传 | 大小：393kb | 下载：0

[VHDL编程] bingzhuanchuan

说明：并行转串行的另外一种算法，压缩包内拥有算法的说明，很有效的一种算法-An algorithm of parallel-to-serial another algorithm, compression algorithm package has, very effective
<王萌> 在 2025-05-25 上传 | 大小：393kb | 下载：0

[VHDL编程] VGA

说明：利用程序实现VGA显示RGB彩条信号,本人亲自验证，有用的程序-as the title
<程浩> 在 2025-05-25 上传 | 大小：393kb | 下载：0

[VHDL编程] Experiment03

说明：消抖模块之一，一但检测到按键资源按下（高电平到低电平变化），“电平检查模块”-Debounce one of the modules, but detected a key resource pressed (high to low change), " level check module"
<吴明美> 在 2025-05-25 上传 | 大小：393kb | 下载：0

[VHDL编程] SHUZIZHONG

说明：VHDL语言编写的数字钟程序，在quartus软件下编写。-VHDL language digital clock program, prepared in quartus software.
<typ> 在 2025-05-25 上传 | 大小：393kb | 下载：0

[VHDL编程] 4weiquanjiaqi

说明：4位全加器由3个模块构成。首先，通过实例引用基本门级元件xor、and定义底层的半加器模块halfadder，接着实例引用两个半加器模块halfadder和一个基本或门元件or组合成为全加器模块fulladder，最后实例引用4个1位的全加器模块fulladder构成4位全加器的顶层模块-4 full adder by the three modules. First, the basic gate-level component in
<wancaihong> 在 2025-05-25 上传 | 大小：393kb | 下载：0