[VHDL编程] key_ctr_smg

说明：使用altera公司的处理器，使用verilog语言编程，程序功能是按键控制数码管-Use altera' s processors, using verilog language programming, the program features a digital key control
<刘万斌> 在 2025-05-29 上传 | 大小：471kb | 下载：0

[VHDL编程] Arithmetic_blok

说明：Fast arithmetic bloc.
<wuborg> 在 2025-05-29 上传 | 大小：471kb | 下载：0

[单片机(51,AVR,MSP430等)] STM32F407-OV7670

说明：OV7670驅動程序，帶fifo，帶TFT-OV7670 driver with fifo, with TFT
<盧柏安> 在 2025-05-29 上传 | 大小：471kb | 下载：0

[嵌入式/单片机编程] win8-st-link

说明：win8 st-link 的驱动，经过验证，很实用。-Doing st- link drive, validated, very practical.
<黄勇> 在 2025-05-29 上传 | 大小：471kb | 下载：0

[VHDL编程] lab9_2

说明：用verilog实现更高级的交通灯：增加*模式。实质上是对米粒状态机的掌握-An implementation in verilog on Mealy FSM
<Wangchy> 在 2025-05-29 上传 | 大小：471kb | 下载：0

[单片机(51,AVR,MSP430等)] 023-spi-bus

说明：msp430F系列的 SPI的使用 适合初学者-msp430F系列的 SPI的使用 适合初学者
<邱泽鹏> 在 2025-05-29 上传 | 大小：471kb | 下载：0

[微处理器(ARM/PowerPC等)] LCD_1602

说明：用Verilog驅動1602，期末實作。看以學習下-Driving with Verilog 1602, final implementations. Look below to learn
<wuwangzhe> 在 2025-05-29 上传 | 大小：471kb | 下载：0

[uCOS开发] UCOSII-4

说明：UCOSII的信号量和邮箱等资源的使用,蜂鸣器任务用于测试信号量，是请求信号量函数，每得到一个信号量，蜂鸣器就叫一次.-UCOSII signal and mailbox and other resources, the buzzer task for testing the amount of signal is a request signal function, each get a signal, the buzzer is c
<侯斐> 在 2025-05-29 上传 | 大小：471kb | 下载：0

[嵌入式/单片机编程] ATT7053demo

说明：计量芯片ATT7053BU 计量例程，非常详细的，需要的朋友可以作参考-Measurement chip ATT7053BU measurement routines, very detailed, a friend in need can be used as a reference
<缪升> 在 2025-05-29 上传 | 大小：471kb | 下载：0

[嵌入式/单片机编程] basys3_sch

说明：xilinx的FPGA开发板的相关资料，可以很好地熟悉掌握开发板的使用，加快开发进度-Xilinx FPGA development board information, is a good way to master the use of the development board, speed up the development progress
<CRAZYME> 在 2025-05-29 上传 | 大小：471kb | 下载：0

[微处理器(ARM/PowerPC等)] yaffs2 doc

说明：yaffs2文件系统实现原理分析，已经添加了书签，很方便(Yaffs2 file system implementation principle analysis, has added bookmarks, very convenient)
<QQyang > 在 2025-05-29 上传 | 大小：471kb | 下载：0

[VHDL编程] pll_self_rst

说明：用于检测ALTERA FPGA PLL应用中出现的假锁定问题(Used to detect false lock problems in ALTERA FPGA PLL applications)
<njithjw > 在 2025-05-29 上传 | 大小：471kb | 下载：0