[DSP编程] tms320f2812

说明：关于DSP2812的CAN模块的源程序（非常适合初学2812的及用CAN总线的-on the DSP2812 CAN module of the source (very suitable for beginners 2812 and the CAN Bus
<张雪林> 在 2025-06-18 上传 | 大小：1.2mb | 下载：0

[单片机(51,AVR,MSP430等)] AT89S51cn

说明：这是一个芯片资料,可以为单片机初学者提供一个认识芯片的文档.对学习单片机的同学有帮助-This is a chip data, we can provide an understanding of single-chip chip beginners document. MCU learning students have to help
<mozq> 在 2025-06-18 上传 | 大小：1.2mb | 下载：0

[DSP编程] F28XX_Data_Manual

说明：TI公司的F28XX系列DSP的技术资料英文版，介绍28系列全部的管脚、功能等。-TI
<yuan> 在 2025-06-18 上传 | 大小：1.2mb | 下载：0

[单片机(51,AVR,MSP430等)] MC9S08AC60

说明：飞思卡尔MC9S08AC60数椐手册.此单片机是飞思卡尔新推出的一款,确实不错.推荐给大家看一下.-Freescale MC9S08AC60 show manual number. This is a single-chip Freescale introduced a new, really good. Recommend to everyone to look at.
<hanbaowei> 在 2025-06-18 上传 | 大小：1.2mb | 下载：0

[单片机(51,AVR,MSP430等)] 51_C

说明：将百个原创51单片机C程序，提供给那些在校的大学生及单片机初学的朋友作为参考。-The one hundred original 51 single C program, available to college students and those in the microcontroller beginner friends as a reference.
<yuwei> 在 2025-06-18 上传 | 大小：1.2mb | 下载：0

[VHDL编程] cpld_uart_TXRX

说明：max2 cpld 开发的vhdl 完整串口通信程序，TXRX可同时收两个命令 带超时 600门-max2 cpld vhdl developed complete serial communication program, TXRX can simultaneously receive two commands with timeout 600
<myeking> 在 2025-06-18 上传 | 大小：1.2mb | 下载：0

[单片机(51,AVR,MSP430等)] an_r01an1506ej0100_rl78l13_lcd

说明：RL78/L13系列底层驱动，包括内部RTC，LCD驱动，点灯等等。-RL78/L13 系列底层驱动，包括内部RTC，LCD驱动，点灯等等 。
<wb> 在 2025-06-18 上传 | 大小：1.2mb | 下载：0

[单片机(51,AVR,MSP430等)] xs128

说明：9SXC128开发板说明书，方便大家自己学会烧写程序的方法- 9SXC128 development board manual, convenient way to learn all their programming procedures
<问天羽> 在 2025-06-18 上传 | 大小：1.2mb | 下载：0

[VHDL编程] Experiment08

说明：FPGA源码，供初学者使用，时钟化和信号长度-GA source code, for beginners, clock and signal length
<李清政> 在 2025-06-18 上传 | 大小：1.2mb | 下载：0

[单片机(51,AVR,MSP430等)] MODBUS-06

说明：ATMEGA16芯片MODBUS RTU 从站 06指令程序-ATMEGA16 chip MODBUS RTU standing 06 instruction program
<zhangguoran> 在 2025-06-18 上传 | 大小：1.2mb | 下载：0

[VHDL编程] ETH_SRC

说明：网络接口源码实现，使用的是Verilog语言-ethernet Verilog
<王长友> 在 2025-06-18 上传 | 大小：1.2mb | 下载：0

[VHDL编程] VGA_disp

说明：clk divid 模块为分频电路，对50MHz 系统时钟进行分频产生50M/7Hz 的像素时钟。VGA control 模块为VGA 显示控制电路模块，在像素时钟的驱动下首先产生行频信号，而后对行频信号进行分频产生58Hz 场频信号。由于VS 与HS 信号具有严格的时序匹配，即VS 信号必须为HS 信号的整数倍，以保证在场频信号有效期间，能够完整数行的扫描，本设计利用对行频信号进行计数分频来产生场频信号。-Clk divid module for the frequency circuit,
<panda> 在 2025-06-18 上传 | 大小：1.2mb | 下载：0