资源列表

« 1 2 ... .11 .12 .13 .14 .15 30116.17 .18 .19 .20 .21 ... 33928 »

[uCOS开发eCos_WWW

说明:encos_rtos一款精致小巧的实时嵌入式操作系统 +CODEWORR 教程-encos_rtos compact real-time embedded operating system+ CODEWORR Guide
<wangchao> 在 2025-11-12 上传 | 大小:2.23mb | 下载:0

[uCOS开发jzq

说明:低压集中抄表系统的集中器程序. 采用STR710FZ2芯片.ucos操作系统,-Low concentration of centralized meter reading system program. STR710FZ2 chip.
<dingdong> 在 2025-11-12 上传 | 大小:2.23mb | 下载:0

[嵌入式/单片机编程ChineseUltraLiteUserGuide

说明:UltraLite中文资源,适合入门者使用。-UltraLite Chinese resources, suitable for beginners to use.
<> 在 2025-11-12 上传 | 大小:2.23mb | 下载:0

[VHDL编程4

说明:基于FPGA的FIR数字滤波器的设计与实现,基于FPGA的FIR数字滤波器的设计与实现-FPGA-based FIR digital filter design and implementation of FPGA-Based FIR Digital Filter Design and Implementation
<南才北往> 在 2025-11-12 上传 | 大小:2.23mb | 下载:0

[嵌入式/单片机编程CC2430

说明:有关CC243O编程的实例,可以为CC2430的开发提供一些帮助-The CC243O programming examples for CC2430 to provide some help to the development of
<> 在 2025-11-12 上传 | 大小:2.23mb | 下载:0

[嵌入式/单片机编程s3c2410UART

说明:s3c2410内部资源的应用,其中包括串行通信口、IIC总线、SPI总线、PWM定时器的使用。-S3C2410
<qzgui> 在 2025-11-12 上传 | 大小:2.23mb | 下载:0

[VHDL编程VerilogHDL_classical_information_document

说明:VerilogHDL classical information documentVerilogHDL经典资料文档-VerilogHDL classical information documentVerilogHDL classical information document
<woqing> 在 2025-11-12 上传 | 大小:2.23mb | 下载:0

[uCOS开发arm7embeadinucossimulatedonproteus

说明:ARM7在proteus上的仿真,实现了一个简单的GUI,完全的一个课程设计-arm7 simulate on proteus.is woring is ucous
<凯宁肯> 在 2025-11-12 上传 | 大小:2.23mb | 下载:0

[VHDL编程DE2_115_SD_CARD

说明:demo program for using SD Card on DE2-115 board
<ONG PENG SHEN> 在 2025-11-12 上传 | 大小:2.23mb | 下载:0

[单片机(51,AVR,MSP430等)hr202

说明:hr202芯片介绍和使用例程,包括一些芯片的设置等-hr202 introducation
<cherish> 在 2025-11-12 上传 | 大小:2.23mb | 下载:1

[VHDL编程DE2_115_SD_CARD

说明:这个代码主要基于VHDL实现SD卡的驱动功能。-This code is mainly based on the driving function of VHDL to realize the SD card.
<罗乃好> 在 2025-11-12 上传 | 大小:2.23mb | 下载:0

[VHDL编程interp_24_cic

说明:基于fpga的插值CIC滤波器设计,采用verilog编写,24倍插值,仿真通过-Fpga-based interpolation CIC filter design using verilog write, 24x interpolation, through simulation
<zengdeqian> 在 2025-11-12 上传 | 大小:2.23mb | 下载:0
« 1 2 ... .11 .12 .13 .14 .15 30116.17 .18 .19 .20 .21 ... 33928 »

源码中国 www.ymcn.org