[VHDL编程] Altera_uart_Verilog

说明：FPGA/CPLD应用,uart的Verilog HDL原码-FPGA/CPLD applications, UART Verilog HDL source
<cyberworm> 在 2025-11-22 上传 | 大小：10kb | 下载：0

[单片机(51,AVR,MSP430等)] Generic_8052_ISD51

说明：Generic_8052_ISD51源码,仿真器代码!想DIY 仿真器的有福了-Generic_8052_ISD51 source, Simulator code! DIY simulator to the blessed
<> 在 2025-11-22 上传 | 大小：10kb | 下载：0

[单片机(51,AVR,MSP430等)] 2407SCI

说明：Serial Communication Interface SCI : Transmit & Receive Interrupt -Serial Communication Interface SCI : Transmit
<feiyp> 在 2025-11-22 上传 | 大小：10kb | 下载：0

[Windows CE] Battdrvr

说明：wince的电池驱动样例代码，基于pxa27x的，还可以，学习一下-Jack battery-driven sample code, based on PXA27x, can still learn from this
<lilo> 在 2025-11-22 上传 | 大小：10kb | 下载：0

[嵌入式/单片机编程] pciconfig

说明：一个读取PCI配置空间的TOOL (在DOS下OR WIN 98)-a reading of the PCI configuration space TOOL (DOS OR WIN 98)
<徐组军> 在 2025-11-22 上传 | 大小：10kb | 下载：0

[单片机(51,AVR,MSP430等)] 15.3

说明：中间配套传感器的测试 avr 有很多地方需要改进-middle matching sensor test avr many areas need improvement
<Sam> 在 2025-11-22 上传 | 大小：10kb | 下载：0

[嵌入式/单片机编程] intT0

说明：计数器0的实验程序 intT0 取时钟电路产生计数脉冲，程序使用计数器控制，使发光二极管按照D8－D1，每隔1S灭一个的顺序循环-the experimental procedure intT0 clock circuit for counting pulses, Counter control procedures used, in accordance with LED D8-D1, every 1S order to eliminate a cycle
<liping> 在 2025-11-22 上传 | 大小：10kb | 下载：0

[单片机(51,AVR,MSP430等)] BattChargerPro

说明：此源码基于MAX1898实现智能充电器，可以借鉴-MAX1898 Intelligent Charger, we can draw on
<wangxin> 在 2025-11-22 上传 | 大小：10kb | 下载：0

[单片机(51,AVR,MSP430等)] SignalGenPro

说明：此源码利用单片机实现智能信号发生器，借鉴借鉴。-use of this source SCM intelligent signal generator, use reference.
<wangxin> 在 2025-11-22 上传 | 大小：10kb | 下载：0

[VHDL编程] uartvhdl

说明：一个在FPGA芯片上实现UART功能的vhdl源代码，提供了UART的集成-an FPGA chip to achieve UART function vhdl source code, providing integrated UART
<王利> 在 2025-11-22 上传 | 大小：10kb | 下载：0

[VHDL编程] DCT_vhdl

说明：IDCT-M is a medium speed 1D IDCT core -- it can accept a continous stream of 12-bit input words at a rate of -- 1 bit/ck cycle, operating at 50MHz speed, it can process MP@ML MPEG video -- the core is 100％ synthesizable-IDCT-M is a medium speed
<陈朋> 在 2025-11-22 上传 | 大小：10kb | 下载：0

[VHDL编程] wave_genarator_vhdl

说明：vhdl波形发生程序.实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 各种波形的线形叠加输出。 -vhdl waveform occurred procedures. 4 achieve common sinusoidal waveform, 1.30, sawtooth, square-wave (A, B) the frequency and amplitude control
<江汉> 在 2025-11-22 上传 | 大小：10kb | 下载：0