[VHDL编程] UpDownCounter_FSM

说明：This code is an Up Down Counter in FSM using Verilog HDL.
<Patrick Go> 在 2025-07-07 上传 | 大小：6kb | 下载：0

[单片机(51,AVR,MSP430等)] Simulate-USART

说明：单片机程序，用于模拟USART通信功能，可以修改之后应用于PIC、51等开发项目中-MCU program, used to simulate USART communication functions can then be applied to modify the PIC, 51 and other development projects
<觉明子> 在 2025-07-07 上传 | 大小：6kb | 下载：0

[VHDL编程] Verilog2

说明：在这次程序中只在ROM中存储了一些随机的数，因此显示出来是一些小方格，如果ROM做的更大，完全可以存储一幅图像，显示在LCD中。 不过由于由于用ROM做为显存，每次只能显示一幅静态的图像，而且没有加入字符库，不能显示字符，在下次的文章中，我将使用双口RAM，加上Nios II处理器，这样可以方便的显示各种字符。-My study term ，wish you like
<赵龙> 在 2025-07-07 上传 | 大小：6kb | 下载：0

[单片机(51,AVR,MSP430等)] usart

说明：串口商业程序范例： 接收和发射均采用中断模式，并且具备接收发射数据缓存功能，单片机可以方便的用状态机处理串口信息，商业程序最理想的处理方法，集成开发环境TKStudio。-Serial Business Program Example: Are used to receive and transmit interrupt mode, and have the receiver transmit data buffer function, the microcontroller can
<邓小军> 在 2025-07-07 上传 | 大小：6kb | 下载：0

[VHDL编程] usbconnchip-proj

说明： Xilinx XC2VP20 FPGAs USB interface sources - Xilinx XC2VP20 FPGAs USB interface sources
<zoran wowa> 在 2025-07-07 上传 | 大小：6kb | 下载：0

[DSP编程] emd

说明：用matlab做EMD分解，进行故障诊断-matlab to do EMD
<nancy> 在 2025-07-07 上传 | 大小：6kb | 下载：0

[单片机(51,AVR,MSP430等)] TTi_display

说明：电流、电压真有效值转换。 准确度2 ，已经用于工业产品中。-Current, voltage True RMS conversion.
<李俊> 在 2025-07-07 上传 | 大小：6kb | 下载：0

[单片机(51,AVR,MSP430等)] system_stm32f10x

说明：stm32的库函数源码，基于stm32开发的需要，st为了方便用户开发程序，提供了一套丰富的stm32库固件。-stm32 library function source code, based on stm32 development needs, st for the convenience of users to develop a program that provides a rich set of stm32 library firmware.
<陈林达> 在 2025-07-07 上传 | 大小：6kb | 下载：0

[单片机(51,AVR,MSP430等)] main

说明：STC12C5A驱动1602液晶屏，EEPROM存储数据，A/D转换测电压，查询法测电阻- STC12C5A drive 1602 LCD, EEPROM data storage, A/D converter voltage measurement, the query method to measure resistance
<whs> 在 2025-07-07 上传 | 大小：6kb | 下载：0

[单片机(51,AVR,MSP430等)] zeromq

说明：Sample ZeroMQ applications.
<onpe> 在 2025-07-07 上传 | 大小：6kb | 下载：0

[VHDL编程] Ch9

说明：《Verilog HDL数字系统设计及仿真》第九章常见功能电路的HDL模型源代码-" Verilog HDL design and simulation of digital systems," Chapter IX common functional circuits HDL model source code
<Cliu> 在 2025-07-07 上传 | 大小：6kb | 下载：0

[嵌入式Linux] analytic_ini_file

说明：用于解析ini文件，ini文件格式为 [section] key=value-For parsing INI file, INI file format [section] Key=value
<marvin> 在 2025-07-07 上传 | 大小：6kb | 下载：0