[单片机(51,AVR,MSP430等)] yaokongqi

说明：遥控器代码，2.4GHz通讯方式，LCD点阵型液晶显示屏-Remote control code, 2.4GHz communication, LCD dot matrix LCD display
<赵海龙> 在 2025-06-16 上传 | 大小：4kb | 下载：0

[嵌入式/单片机编程] HGO1601601

说明：160 显示及主要功能 实现汉字显示 屏幕初始化 -160160display anddisplay
<雷鸣> 在 2025-06-16 上传 | 大小：4kb | 下载：0

[微处理器(ARM/PowerPC等)] STM32LCD

说明：不错的一篇适合初学者的文章，关于STM32中电源PWR管理的程序-Good one for beginners article on the power supply PWR STM32 management program
<葛华> 在 2025-06-16 上传 | 大小：4kb | 下载：0

[VHDL编程] fenpingjiVHDL

说明：基于VHDL语言的分频计，QUARTUS II环境-Based on VHDL frequency meter, QUARTUS II environment
<李瑞华> 在 2025-06-16 上传 | 大小：4kb | 下载：0

[单片机(51,AVR,MSP430等)] lllcccdddd

说明：llcd&adc llcd&adc llcd&adc llcd&adc llcd&adc llcd&adc llcd&adc llcd&adc -llcd&adc llcd&adc llcd&adc llcd&adc llcd&adc llcd&adc llcd&adc llcd&adc llcd&adc llcd&adc llcd&adc llcd&adc llcd&adc llcd&adc llcd&adc
<1brahem> 在 2025-06-16 上传 | 大小：4kb | 下载：0

[单片机(51,AVR,MSP430等)] STC12C5A60S2

说明：stc12C系列头文件 头文件的掌握能够使编程事半功倍-HEADFILE FROM STC12C SERISE
<zhuzhenchi> 在 2025-06-16 上传 | 大小：4kb | 下载：0

[VxWorks] myShell

说明：vxworks下远程多shell客户端例程。-vxworks shell client remotely and more routine.
<zhanghangzhi> 在 2025-06-16 上传 | 大小：4kb | 下载：0

[单片机(51,AVR,MSP430等)] display-and-timer-and-interrupt

说明：数码管静态显示及定时器和中断应用，主要用的单片机为8051 8052等-Static display and digital timer and interrupt application, mainly used for the 80,518,052 other microcontroller
<刘强> 在 2025-06-16 上传 | 大小：4kb | 下载：0

[VHDL编程] MYCRC

说明：由于altera公司的CRC生成和校验模块不支持本系统使用的Cyclone IV E系列FPGA，因此本文独立设计了CRC模块。该模块的接口与altera公司的CRC模块接口基本一致，能够对16位输入的数据流进行CRC校验码生成和校验。本文采用CRC-CCITT生成项，其表达式为：X16+X12+X5+X0。本模块需要startp信号及endp信号指示数据传输的起始及结束。本模块采用状态机设计，对于数据头和数据尾分别由不同的状态来处理。在本模块中，使用了for循环，这会消耗较多的FPGA资源，但
<陈建> 在 2025-06-16 上传 | 大小：4kb | 下载：0

[单片机(51,AVR,MSP430等)] sss

说明：实现智能小车黑白循迹程序，经验证，小车运行良好-Black and white smart car tracking program, proven, well-run car
<付利> 在 2025-06-16 上传 | 大小：4kb | 下载：0

[VHDL编程] manchester

说明：源码包含三个模块，数据发送模块是读取FIFO中的数据后，将并行数据转换为串行，同时对串行数据进行曼彻斯特编码输出。数据接收模块是对接收的数据进行曼彻斯特解码。FIFO控制器模块将接收的串行数据转换为并行，并存储。 曼彻斯特解码部分本文采用了过采样技术，使用了一个8倍时钟进行采样。每一个数据周期采样8次，每四次采样确定一个状态，如果采样到三次及以上高电平则认为是高状态，否则认为是低状态。状态由高到底则是数据0，由低到高则是状态1。-Source consists of three module
<陈建> 在 2025-06-16 上传 | 大小：4kb | 下载：0

[VHDL编程] DFF_BDF

说明：D触发器设计图形输入法,设计软件quartus-Input D flip-flop design graphics, design software quartus
<wangchenlin2000> 在 2025-06-16 上传 | 大小：4kb | 下载：0