[VHDL编程] GPS去载波verilog实现

说明：该源码用verilog实现gps信号的去载波过程
<xiaoyannan006@163.com> 在 2012-03-21 上传 | 大小：3.42mb | 下载：0

[其他嵌入式/单片机内容] plctongxun

说明：本设计要求使用微机与可编程控制器通过串行通信接口进行连接，采用VB编写通信应用程序，使微机与可编程控制器进行数据交换-This design requires the use of computer and programmable logic controller through the serial communication interface to connect, using the preparation of communications VB application, so th
<高家泽> 在 2026-01-14 上传 | 大小：3.42mb | 下载：0

[VHDL编程] verilogsourcecode

说明：提供了verlog完整工程文件、设计源文件和说明文件-Provides a verlog complete project file, design source files and documentation
<徐敏锐> 在 2026-01-14 上传 | 大小：3.42mb | 下载：0

[其他嵌入式/单片机内容] lpc1768-reference-process

说明：丰宝公司lpc1768基于keil的开发参考历程。-Feng Bao keil-based development company lpc1768 reference process.
<luo> 在 2026-01-14 上传 | 大小：3.42mb | 下载：0

[VHDL编程] Vertical-Handover-between-WiFi-and-UMTS-Networks-

说明：Vertical Handover between WiFi and UMTS Networks
<Christoffer> 在 2026-01-14 上传 | 大小：3.42mb | 下载：0

[单片机(51,AVR,MSP430等)] Waveform

说明：将函数发生器产生的波形进行波形采集，存储，波形回放，并将结果装换的波形显示在示波器中-The function generator waveform waveform acquisition, storage, waveform playback, and the result is loaded to change the waveform displayed on the oscilloscope
<张文郑> 在 2026-01-14 上传 | 大小：3.42mb | 下载：0

[单片机(51,AVR,MSP430等)] liushuideng

说明：STM32RBT6的流水灯程序，配套国信成天的比赛用板-STM32RBT6 light water program, supporting Guoxin all day game board
<王波> 在 2026-01-14 上传 | 大小：3.42mb | 下载：0

[单片机(51,AVR,MSP430等)] LINGTE_VAV

说明：特灵VAV原理结构控制介绍.ppt特灵VAV原理结构控制介绍-Trane VAV control principle structure introduced. Ppt
<wang> 在 2026-01-14 上传 | 大小：3.42mb | 下载：0

[其他嵌入式/单片机内容] alarm-system

说明：基于STM32开发板所做的自行车防盗系统，并没有成为实用产品，只是完成了功能。通过运动监测将自行车被动的信息发送到指定手机上，并且液晶屏上能显示当前监测状态。-STM32 development board based bicycle theft system did, and did not become a practical product, just completed a function. By monitoring the movement of bicycle passive i
<韩英> 在 2026-01-14 上传 | 大小：3.42mb | 下载：0

[单片机(51,AVR,MSP430等)] timer

说明：基于stm32控制器芯片的timer定时器的实验程序代码。-Based on the stm32 controller chip timer timer experiment program code.
<付鹏博> 在 2026-01-14 上传 | 大小：3.42mb | 下载：0

[VHDL编程] seg7

说明：verilog HDL编写的FPGA定时器并用数码管显示(Verilog HDL prepared by the FPGA timer and digital display)
<abc编程 > 在 2026-01-14 上传 | 大小：3.42mb | 下载：0

[VHDL编程] chuankou

说明：UART loopback测试实例，接收PC端发送的UART数据，原数据返回给PC端，即loopback功能 可用FPGA开发板验证(The UART loopback test example receives the UART data sent by the PC terminal, and the original data is returned to the PC terminal, that is, the loopback function.)
<小猪仔521> 在 2026-01-14 上传 | 大小：3.42mb | 下载：0