[单片机(51,AVR,MSP430等)] 13.2.2tongyongUSB

说明：通用USB程序模块 ，用于单片机里的usb程序设计-Universal USB program modules for single-chip microcomputer in the program design usb
<武滔> 在 2025-12-29 上传 | 大小：2kb | 下载：0

[VHDL编程] pn

说明：用Verilog语言生成7位的小m序列，产生pn码-Verilog language used to generate seven small m sequence code generated pn
<楚鹤> 在 2025-12-29 上传 | 大小：2kb | 下载：1

[VHDL编程] jtag_logic

说明：这是自制altera usb_blaster所用到的CPLD程序，用VHDL语言写的。
<wdy2004> 在 2025-12-29 上传 | 大小：2kb | 下载：0

[单片机(51,AVR,MSP430等)] car_alarm

说明：这是一个51单片机的c程序，设置了两个报警信号中断，并可以通过串口输出报警信息以及接收控制命令。-This is a 51 Singlechip c procedures, set up two alarm signal interruption, and can be output through the serial port to receive alarm information, as well as control commands.
<wdy2004> 在 2025-12-29 上传 | 大小：2kb | 下载：0

[单片机(51,AVR,MSP430等)] I2C

说明：这是周立功公司LPC2200板子的IIC器件的驱动程序，经过反复调试，且已成功
<changjiu_LY> 在 2025-12-29 上传 | 大小：2kb | 下载：0

[单片机(51,AVR,MSP430等)] RTC

说明：这是基于周立功公司LPC2200系列的RTC，驱动程序-This is based on the week LPC2200 series Ligong company RTC, driver
<changjiu_LY> 在 2025-12-29 上传 | 大小：2kb | 下载：0

[单片机(51,AVR,MSP430等)] stepping_motor

说明：步进电机起/停,正/反循环控制程序 1.按下一次开关SW2,步进电机顺时针旋转,按下一次开关SW1则停止 再按下一次开关SW2,步进电机反时针旋转,再按下一次开关SW1则停止 重复上述操作,则会出现同样现象 2.按下任意键,退出-Stepper motor starting/stopping, positive/anti-cycle control procedures 1. Pressing a switch SW2, stepper motor clockwise ro
<徐翔> 在 2025-12-29 上传 | 大小：2kb | 下载：0

[DSP编程] X1226

说明：2407对X1226的控制,已经调通，可直接用，带注释-2407 pairs of X1226 control, Qualcomm has been transferred, can be directly used with the Notes
<dengjun> 在 2025-12-29 上传 | 大小：2kb | 下载：0

[单片机(51,AVR,MSP430等)] KeyPad

说明：keypad controlling using PIC16F877 by C
<Twinkle> 在 2025-12-29 上传 | 大小：2kb | 下载：0

[DSP编程] edit-vetor-files

说明：运用simulator软件，向量文件的编写及多个文件的链接-Use simulator software, the preparation of the document vector and link multiple files
<臧寿鸿> 在 2025-12-29 上传 | 大小：2kb | 下载：0

[DSP编程] CAN

说明：是在Visual dsp++下面进行CAN通信的源代码-In the Visual dsp++ Below CAN communication source code
<栾新军> 在 2025-12-29 上传 | 大小：2kb | 下载：0

[VHDL编程] rece_7E

说明：HDLC控制接收数据开始标志7E和去零模块，用于FPGA与E1相接，Verilog HDL语言编写-HDLC control began to receive data to the zero mark 7E and modules for use in FPGA and E1 phase, Verilog HDL language
<刘彻> 在 2025-12-29 上传 | 大小：2kb | 下载：0