[VHDL编程] sdram_pci

说明：基于SDRAM的PCI采集程序，PCI9054控制器+SDRAM控制器Verilog源代码，，已经SignalTap调试通过。-SDRAM PCI-based acquisition program, PCI9054 Controller+ SDRAM controller Verilog source code, has SignalTap through debugging.
<wangbo> 在 2026-01-18 上传 | 大小：3.02mb | 下载：0

[嵌入式/单片机编程] SDIO_FAT

说明：正原点子所写的FATFS文件系统应用，应用于芯达开发板。-The original idea is written FATFS file system application, applied to the core of the development board.
<liang> 在 2026-01-18 上传 | 大小：3.02mb | 下载：0

[其他嵌入式/单片机内容] 2

说明：ALIENTEK MiniSTM32开发板应用文档(AN)-ALIENTEK MiniSTM32 development board application note (AN)
<gesanyou> 在 2026-01-18 上传 | 大小：3.02mb | 下载：0

[微处理器(ARM/PowerPC等)] enet_io

说明：stellarisWare boards ek-lm3s8962
<JAMES> 在 2026-01-18 上传 | 大小：3.02mb | 下载：0

[VHDL编程] led_water

说明：流水灯，Verilog编写，可用用，在quartus仿真过，也下载到FPGA开发板啦，可用。-Running water light, Verilog code, available to use, in the quartus simulation, also downloaded to the FPGA development board, is available.
<孟稳 > 在 2026-01-18 上传 | 大小：3.02mb | 下载：0

[单片机(51,AVR,MSP430等)] SOFTWARE

说明：STM8 有量监控，上下班计量打卡，保存SD卡-STM8 has monitoring, work measurement card, save the SD card
<张奇> 在 2026-01-18 上传 | 大小：3.02mb | 下载：0

[单片机(51,AVR,MSP430等)] HOST

说明：关于STM32的很一般的代码，就是关于PWM的代码-code about STM32
<john> 在 2026-01-18 上传 | 大小：3.02mb | 下载：0

[其他嵌入式/单片机内容] CanFestival-3.0-rc3

说明：CANOPEN的一个开源程序CanFestival.可移植性好。-CANOPEN an open source CanFestival. Portability.
<华铁丹> 在 2026-01-18 上传 | 大小：3.02mb | 下载：0

[VHDL编程] P

说明：该工程实现了BDPSK调制器的设计，其中的主要模块有差分编码模块、分频模块、延时模块等。该工程在Quartus软件下运行。-The project implements the design of BDPSK modulator, the main module has a differential coding module, frequency module, time delay module etc.. The operation of the project in Quartus so
<zhaohong> 在 2026-01-18 上传 | 大小：3.02mb | 下载：0

[VHDL编程] eetop.cn_dds

说明：基于verilog的DDS设计,内附代码,仿真环境等说明-the DDS design based on verilog
<王亮> 在 2026-01-18 上传 | 大小：3.02mb | 下载：0

[VHDL编程] FPGA_verilog_uart-

说明：基于 FPGA器件设计实现UART的波特率产生器、UART发送器和接收器及其整合电路,，利用Veriolog-HDL语言对这三个功能模块进行描述并加以整合，通过ModelSim仿真，用串口调试程序进行验证，最终实现一个通用异步收发器的设计。-UART baudrate generator, transmitter and receiver and its integrated circuit are implemented by FPGA device. Using Veriolog-HDL d
<孔春伟> 在 2026-01-18 上传 | 大小：3.02mb | 下载：1

[VHDL编程] pulse

说明：这是一个方波程序，在quartus平台编写，可以通过设置参数生成方波信号。(This is a square wave program, written in the quartus platform, you can generate square wave signals by setting parameters.)
<wangshuo9242 > 在 2026-01-18 上传 | 大小：3.02mb | 下载：0