[VHDL编程] dram

说明：4. If a modified source code is distributed, the original unmodified -- source code must also be included (or a link to the Free IP web -- site). In the modified source code there must be clear -- identification of the modified version.-4. If a modif
<江浩> 在 2025-12-31 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] ad3

说明：本软件为材料实验机的AD转换软件内容，用KEIL软件开发-software for the experimental materials for the AD conversion software, software development with KEIL
<刘肩> 在 2025-12-31 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] HD72793

说明：本软件为7279显示控制器软件，用KEIL 7。0编写。-software for the 7279 display controller software, used KEIL 7. 0 prepared.
<刘肩> 在 2025-12-31 上传 | 大小：1kb | 下载：0

[微处理器(ARM/PowerPC等)] HY29LV160

说明：HY29LV160的编程代码。包括整片擦除和从启始地址从写入数据。-HY29LV160 of programming code. Including the whole film and erased from the initiation into the address from the data.
<王小倩> 在 2025-12-31 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] ASM_CRCTEST

说明：modbus的CRC源程序,单片机89S52,汇编语言代码-Modbus CRC source, the microcontroller 89S52, assembly language code
<刘江> 在 2025-12-31 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] 24c64工作子程序

说明：iic工作子程序，用c51编写的我正在使用，献给诸位，改一下就可使用的有其他的需要联系我-work subroutine with c51 I was prepared to use, dedicated to you, change it can be used in any other links to the needs me!
<李超群> 在 2025-12-31 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] DOU

说明：中音音符dou，根据书上频率以及指令周期编写，时钟频率12m。比较easy。-tenor notes, books and instruction cycle frequency prepared, clocked 12m. Comparison easy.
<aymk> 在 2025-12-31 上传 | 大小：1kb | 下载：0

[VHDL编程] divide

说明：用veriog实现的任意位数的除法，在modelism中验证过了已经。-Implementation division with verilog.
<yangyang> 在 2025-12-31 上传 | 大小：1kb | 下载：0

[VHDL编程] sqrt

说明：用verilog实现的开2次方，已经在modelism中经过验证，其时间周期不固定。-Implementation open square with verilog.
<yangyang> 在 2025-12-31 上传 | 大小：1kb | 下载：0

[VHDL编程] add

说明：用verilog实现的可综合的16位和32位加法器，经过验证了。-Implementation addition with verilog.
<yangyang> 在 2025-12-31 上传 | 大小：1kb | 下载：0

[DSP编程] enchanced

说明：contrast enhancement method is applicable for fog image
<seelia> 在 2025-12-31 上传 | 大小：1kb | 下载：0

[VHDL编程] buffer

说明：用verilog实现的buffer，经过了fpga平台验证。-Implement buffer with verilog.
<yangyang> 在 2025-12-31 上传 | 大小：1kb | 下载：0