资源列表
[VHDL编程] voltage_measure
说明:利用CPLD对输入信号测量幅度,保存数值-The use of CPLD measurement range of the input signal, save value<帅> 在 2025-10-01 上传 | 大小:1kb | 下载:0
[VHDL编程] MAC_rd
说明:DM9000A读寄存器模块, verilog HDL-read DM9000A registers , in verilog HDL<machenghai> 在 2025-10-01 上传 | 大小:1kb | 下载:0
[VHDL编程] clk_div
说明:一个时钟分频模块,in verilog hdl-clock division module in verilog hdl<machenghai> 在 2025-10-01 上传 | 大小:1kb | 下载:0
[单片机(51,AVR,MSP430等)] MCUIIC
说明:IIC 8051 reference, using MTV230<Peter Black> 在 2025-10-01 上传 | 大小:1kb | 下载:0