资源列表

« 1 2 ... .75 .76 .77 .78 .79 33580.81 .82 .83 .84 .85 ... 33928 »

[微处理器(ARM/PowerPC等)PWM

说明:S3C6410PWM 初始化 已经代码设置启动后自动运行-S3C6410 PWM inial
<欢欢> 在 2025-05-17 上传 | 大小:1kb | 下载:0

[VHDL编程cordic16

说明:16位cordic算法代码,可用于软件无线电理念下的数字接收机-the 16 bits cordic codes in VHDL
<郭凯丰> 在 2025-05-17 上传 | 大小:1kb | 下载:0

[单片机(51,AVR,MSP430等)PWM-designed-for-intellgence-car-

说明:人工智能小车程序,可实现自动控制与转向,检测到障碍能时刻避让!-AI car program, automatic control and steering, detects obstacles can always avoid!
<何小双> 在 2025-05-17 上传 | 大小:1kb | 下载:0

[单片机(51,AVR,MSP430等)main

说明:按压INT0键(SW2)每按一次LED灯将左移一位-Press the INT0 key (SW2) each time you press the LED lights will shift to the left one
<鲁大神> 在 2025-05-17 上传 | 大小:1kb | 下载:0

[VHDL编程shifter1

说明:VHDL实现桶式循环移位器,经时序仿真测试正确,循环移位器-barrel cyclic shifter by vhdl
<lee> 在 2025-05-17 上传 | 大小:1kb | 下载:0

[VHDL编程shifter2

说明:改进型桶式循环移位器,用VHDL实现,经时序仿真测试正确-modified barrel cyclic shifter by vhdl
<lee> 在 2025-05-17 上传 | 大小:1kb | 下载:0

[VHDL编程IFCtrl.v

说明:dlx design的if模块,instruction fetch,stage 1-dlx design of if module, instruction fetch, stage 1
<Jeff> 在 2025-05-17 上传 | 大小:1kb | 下载:0

[VHDL编程3jiekaihuanDAFIR

说明:采用开环DA的FIR滤波器,可以提高滤波器的速度,此程序为3个系数,4位输入的DA FIR滤波器的开环形式。-Open-loop DNA FIR filter, can improve the speed of the filter, the procedure for the three coefficients, open-ring form four inputs DA FIR filter.
<yang> 在 2025-05-17 上传 | 大小:1kb | 下载:0

[VHDL编程iir_pipe

说明:此程序应用了流水线技术来实现IIR滤波器,它是由一个非递归部分和一个具有延迟为2和系数为9/16的递归部分构成。-The procedure applied to the pipeline techniques to achieve an IIR filter, which consists of a non-recursive portion and having a delay of 2 and a coefficient of t
<yang> 在 2025-05-17 上传 | 大小:1kb | 下载:0

[VHDL编程duoxiangchouqu

说明:该程序采用多相分解方式实现的抽取器滤波器,该抽取器的运行速度要比向下采样器的通常FIR滤波器的速度快R倍。-The program uses polyphase decomposition way to achieve the decimation filter, the speed of the extractor runs faster than the down sampler of the FIR filter is gener
<yang> 在 2025-05-17 上传 | 大小:1kb | 下载:0

[VHDL编程sinclvboqi

说明:该程序实现了sinc滤波器的分数延迟速率变换器,其中R = 0.75.-The program implements a sinc filter fractional delay rate converter, where R = 0.75.
<yang> 在 2025-05-17 上传 | 大小:1kb | 下载:0

[VHDL编程farrow

说明:该程序实现多项式分数延迟(farrow)的设计。-The program polynomial fractional delay (farrow) design.
<yang> 在 2025-05-17 上传 | 大小:1kb | 下载:0
« 1 2 ... .75 .76 .77 .78 .79 33580.81 .82 .83 .84 .85 ... 33928 »

源码中国 www.ymcn.org