资源列表

« 1 2 ... .93 .94 .95 .96 .97 22598.99 .00 .01 .02 .03 ... 33928 »

[嵌入式/单片机编程SEED505_tricif_loopback

说明:TMS320C6000,DSP6000系列DM642芯片,seed公司DM642开发板的三路输出,一路D1格式输出的程序。-TMS320C6000, DSP6000 Series DM642 chip, seed company' s DM642 development board of the three outputs, all the way D1 format of the output process.
<穆穆> 在 2025-11-22 上传 | 大小:1.23mb | 下载:0

[单片机(51,AVR,MSP430等)SY_003

说明:蜂鸣器连续发出8次声响 适用于CC100A、CC100B、CC100C-Continuous buzzer sound issued eight times apply to CC100A, CC100B, CC100C
<薛林> 在 2025-11-22 上传 | 大小:1kb | 下载:0

[单片机(51,AVR,MSP430等)display_16bit_TP

说明:ili9328驱动IC驱动和简单显示程序-The sinple display programmer for the ili9328 driver IC
<army> 在 2025-11-22 上传 | 大小:48kb | 下载:0

[VHDL编程crc8_4

说明:crc8代码 数据位宽为4 ,用verilog编的码-crc8 datawidth 4 verilog
<chenk> 在 2025-11-22 上传 | 大小:1kb | 下载:0

[嵌入式/单片机编程SEED504_onecif_scale

说明: TMS320C6000,DSP6000系列DM642芯片,seed公司DM642开发板的CIF格式的图像采集与播放的程序。-TMS320C6000, DSP6000 Series DM642 chip, seed company' s DM642 development board of the CIF format image capture and playback program.
<穆穆> 在 2025-11-22 上传 | 大小:1.22mb | 下载:0

[单片机(51,AVR,MSP430等)SY_004

说明:按下按键AJ1后,引发外部中断0。 0中断触发后数码管显示 1-8 循环两次-After pressing the button AJ1 triggered external interrupt 0. 0 interrupt trigger LED display 1-8 after two cycles
<薛林> 在 2025-11-22 上传 | 大小:1kb | 下载:0

[VHDL编程crc12_4

说明:数据位宽为4,crc12,verilog编写-crc12 datawidth is 4,coding by verilog
<chenk> 在 2025-11-22 上传 | 大小:1kb | 下载:0

[嵌入式/单片机编程SEED503_mpeg2_loopback

说明:TMS320C6000,DSP6000系列DM642芯片,seed公司DM642开发板的MPEG2编解码的程序。-TMS320C6000, DSP6000 Series DM642 chip, seed company' s DM642 development board MPEG2 encoding and decoding process.
<穆穆> 在 2025-11-22 上传 | 大小:1.1mb | 下载:0

[VHDL编程crc16_8

说明:crc16,数据位宽为8,verilog编码-crc16 ,datawidth is 8,coding by verilog
<chenk> 在 2025-11-22 上传 | 大小:1kb | 下载:0

[Windows CEiToday

说明:Windows Mobile today 程序-Windows Mobile today program
<wangyibo> 在 2025-11-22 上传 | 大小:3.54mb | 下载:0

[VHDL编程crc32_8

说明:crc32,数据位宽为8,verilog编码-crc32,datawidth is8,coding by verilog
<chenk> 在 2025-11-22 上传 | 大小:1kb | 下载:0

[VHDL编程crc_ccit_8

说明:crc_ccit, 数据位宽为8,verilog编码-crc_ccit, datawidth is 8,coding by verilog
<chenk> 在 2025-11-22 上传 | 大小:1kb | 下载:0
« 1 2 ... .93 .94 .95 .96 .97 22598.99 .00 .01 .02 .03 ... 33928 »

源码中国 www.ymcn.org