[嵌入式/单片机编程] DM642_SimpleLoop

说明：DM642的视频采集和显示程序。已经调试通过，可直接在板子上运动。-DM642 video capture and display program. Have been debugging passed directly on board the campaign.
<米多多> 在 2025-11-13 上传 | 大小：1.4mb | 下载：0

[嵌入式/单片机编程] DM642_HelloMM

说明：DM642的视频处理算法的实现，其中有彩色空间的转化，彩带产生等试验代码。-DM642 video processing algorithms to achieve, including color space conversion, ribbon, etc. generated test code.
<米多多> 在 2025-11-13 上传 | 大小：629kb | 下载：0

[微处理器(ARM/PowerPC等)] ARMA

说明：ARMA spectrum estimation
<Boopathi> 在 2025-11-13 上传 | 大小：25kb | 下载：0

[嵌入式/单片机编程] WORM_TEMPERATURE

说明：基于STM32的温度传感器例程，有源代码，适合初学者-STM32-based temperature sensor routines, source code, suitable for beginners
<MC> 在 2025-11-13 上传 | 大小：315kb | 下载：0

[单片机(51,AVR,MSP430等)] LE-008

说明：一个用单片机控制的恒流源程序跟源代码，加上设计说明包括一些设计思路跟计算方法。-failed to translate
<颜生> 在 2025-11-13 上传 | 大小：108kb | 下载：0

[VHDL编程] IU3

说明：sun公司的sparc结构之整数处理器vhdl源码-The file is the RTL of the Sparc s integer unit.
<nadir> 在 2025-11-13 上传 | 大小：23kb | 下载：0

[VHDL编程] VERILOG

说明：一本很好的Verilog课件，通俗易懂简单明了适合初学者，给大家分享了~-A very good Verilog courseware, simple easy to understand for beginners, for everyone to share ~
<李振> 在 2025-11-13 上传 | 大小：6.31mb | 下载：0

[VHDL编程] viterbi_for_bch

说明：Viterbi based trellis decoder for (7,4) - binary BCH code-Viterbi based trellis decoder for (7,4)- binary BCH code
<shahifaqeer> 在 2025-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] RS_decoder

说明：Reed solomon decoder based on table-lookup method VHDL code
<shahifaqeer> 在 2025-11-13 上传 | 大小：4kb | 下载：0

[VHDL编程] wtut_edif

说明：Xilinx clock. DIGITAL CLOCK for Spartan-3 Starter Board. This design shows how to generate a digital clock and display the output to the multiplexed 7- segment display in VHDL.
<shad> 在 2025-11-13 上传 | 大小：20kb | 下载：0

[VHDL编程] wtut_sc

说明：DCM includes a clock delay locked loop used to minimize clock skew for Spartan-3, Virtex-II, Virtex-II Pro, and Virtex-II Pro X devices. DCM synchronizes the clock signal at the feedback clock input (CLKFB) to the clock signal at the input clock
<shad> 在 2025-11-13 上传 | 大小：104kb | 下载：0

[VHDL编程] wtut_ver

说明：DCM supports two frequency modes for the DLL. By default, the DLL_FREQUENCY_MODE attribute is set to Low and the frequency of the clock signal at the CLKIN input must be in the Low (DLL_CLKIN_MIN_LF to DLL_CLKIN_MAX_LF) frequency range (MHz). S
<shad> 在 2025-11-13 上传 | 大小：25kb | 下载：0