[VHDL编程] sheji

说明：本科毕设，基于cpld的光栅信号处理，包含源代码和模块框图-Undergraduate Bi is located, based on cpld grating signal processing, including source code and block diagram
<紫溪> 在 2025-11-11 上传 | 大小：30kb | 下载：0

[微处理器(ARM/PowerPC等)] Keildemo

说明：基于Cortex-M3内核1766微处理器的配套例程代码，使用keil开发环境。-1766 based on the Cortex-M3 core microprocessor supporting routine code using keil development environment.
<防发> 在 2025-11-11 上传 | 大小：2.77mb | 下载：0

[嵌入式Linux] CProgramCode

说明：C程序实例很经典也很实用的，可以直接运行。-CProgramExamples
<夏俊杰> 在 2025-11-11 上传 | 大小：77kb | 下载：0

[VHDL编程] CRC_32

说明：用verilog语言实现的的的32位CRC生成与检验的代码-The 32bits CRC using hardware describe language of verilog
<朱猪> 在 2025-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] SCRAMBLER

说明：32位扰码器的verilog代码，编译通过-The Verilog code of 32_bit scrambler
<朱猪> 在 2025-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] SFIFO

说明：可以实现任意位的同步FIFO的verilog实现-the verilog code of a common SFIFO
<朱猪> 在 2025-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] cfft

说明：用verilog语言编写的基4FFT，采用CORDIC算法实现的，仿真过，结果很好！-I use verilog language to design a FFT base 4,and use CORDIC arithmetic to achieve this. last , I test it, it looks very good
<samu1> 在 2025-11-11 上传 | 大小：13kb | 下载：0

[单片机(51,AVR,MSP430等)] TraditionalToSimplified_fat

说明：中文繁简词汇的转换，可实现繁体-简体 和 简体-繁体的转换-Chinese simplified vocabulary conversion can be realized Traditional- Traditional and Simplified- Traditional conversion
<songlj> 在 2025-11-11 上传 | 大小：50kb | 下载：0

[单片机(51,AVR,MSP430等)] keshe

说明：基于ａｔ８９ｓ５２设计的等精度频率计源程序-Based on the design at89s52 source such as precision frequency counter
<tn> 在 2025-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] freq_divider

说明：8bit分频器，最高256*2=512 分频，使用emacs编写源文件，iverilog仿真通过-8bit divider, the maximum 256* 2 = 512 min frequency, use emacs to prepare source file, iverilog simulation success
<孙斌> 在 2025-11-11 上传 | 大小：155kb | 下载：2

[VHDL编程] trigger

说明：D触发器和JK触发器，使用emacs编写源文件，iverilog仿真通过，内有png仿真图像截屏-D flip-flop and JK flip-flop, use emacs to prepare source file, iverilog simulation adopted, within the simulation images png screenshots
<孙斌> 在 2025-11-11 上传 | 大小：5kb | 下载：0

[VHDL编程] jitter_eliminate

说明：verilog描述的实用消抖电路，采用三个D触发器和一个JK触发器。使用emacs编写源文件，iverilog仿真通过，内有png仿真图像截屏-verilog descr iption of the practical elimination shake circuit, using three D flip-flop and a JK flip-flop. Prepared source files using the emacs , iverilog simulation adopted
<孙斌> 在 2025-11-11 上传 | 大小：78kb | 下载：0