[单片机(51,AVR,MSP430等)] STM32_USB-_USART_V4.0.0

说明：stm32+RC523实现14443协议，各项指令都支持。-Stm32+RC523 to achieve the 14443 agreement, the instructions are supported
<刘同德> 在 2025-10-01 上传 | 大小：8.39mb | 下载：0

[单片机(51,AVR,MSP430等)] stm32_Project

说明：STM32单片机的串口、SPI、IIC、ADC、TIM、RTC等配置源码-STM32 microcontroller serial, SPI, IIC, ADC, TIM, RTC and other configuration source
<王晓信> 在 2025-10-01 上传 | 大小：14.12mb | 下载：0

[单片机(51,AVR,MSP430等)] STM32gujiankushouce

说明：stm32固件库使用手册中文版，详细库函数说明及操作-stm32 firmware library user manual Chinese version of the detailed operating instructions and library functions
<王晓信> 在 2025-10-01 上传 | 大小：2.25mb | 下载：0

[单片机(51,AVR,MSP430等)] ssd1325_

说明：Driver for SSD1325. 3 Wire SPI interface, color, byte per pixel
<mitescum> 在 2025-10-01 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] 01STM32mini-LED

说明：STM32 嵌入式开放，介绍通讯方面的I2C/SPI/UART、模数AD/DA、Timer/Interrupt/PWM/DMA/USB/Ethnet/I2S/Can/PulseCounter-STM32 embedded open, introduced the communications I2C/SPI/UART, analog AD/DA, Timer/Interrupt/PWM/DMA/USB/Ethnet/I2S/Can/PulseCounter
<胡晓东> 在 2025-10-01 上传 | 大小：281kb | 下载：0

[单片机(51,AVR,MSP430等)] STM32mini-RCC

说明：STM32 嵌入式开放，介绍通讯方面的I2C/SPI/UART、模数AD/DA、Timer/Interrupt/PWM/DMA/USB/Ethnet/I2S/Can/PulseCounter-STM32 Embedded Open, describes the communication aspects of the IC/SPI/UART, modulus AD/DA, Timer/Interrupt/PWM/DMA/USB/Ethnet/IS/Can/PulseCounter
<胡晓东> 在 2025-10-01 上传 | 大小：290kb | 下载：0

[VHDL编程] UDP

说明：UDP of Dff and mux. COntains test bench also
<vki> 在 2025-10-01 上传 | 大小：107kb | 下载：0

[VHDL编程] Seq_det_binary

说明：FSM Seq detector in binary encoding
<vki> 在 2025-10-01 上传 | 大小：2kb | 下载：0

[VHDL编程] Seq_det_gray

说明：Seq_detector in gray encoding. FSM modelling
<vki> 在 2025-10-01 上传 | 大小：420kb | 下载：0

[微处理器(ARM/PowerPC等)] PCB1

说明：CY7C68013的基础设计原理图，可以直接使用，使用Altium设计-The basic design principle of CY7C68013 figure, can be used directly, using the Altium design
<iwsansi> 在 2025-10-01 上传 | 大小：28kb | 下载：0

[单片机(51,AVR,MSP430等)] freescale-code-of-match

说明：飞思卡尔比赛程序，基于飞思卡尔KL26，属于光电直立组。-the code is freescale match.
<张留洋> 在 2025-10-01 上传 | 大小：10.86mb | 下载：0

[VHDL编程] top

说明：先将并行数据转换为串行位流，再将串行位流转换为并行数据，两个模块共用一条并行总线和时钟。-First parallel data into a serial bit stream, then the serial bit stream into parallel data, two modules share a parallel bus and a clock.
<乔帅> 在 2025-10-01 上传 | 大小：2kb | 下载：0