资源列表

« 1 2 ... .54 .55 .56 .57 .58 25459.60 .61 .62 .63 .64 ... 33928 »

[DSP编程RAMTest

说明:TMS320LF2407A的RAM测试程序,对外部存储器测试。-TMS320LF2407A the RAM test procedures to test for external memory.
<JESON> 在 2025-06-23 上传 | 大小:53kb | 下载:0

[DSP编程AD_DA

说明:TMS320LF2407A的AD转换程序。-TMS320LF2407A the AD conversion process.
<JESON> 在 2025-06-23 上传 | 大小:58kb | 下载:0

[DSP编程232

说明:TMS320LF2407A的232通讯程序。-TMS320LF2407A the communication process 232.
<JESON> 在 2025-06-23 上传 | 大小:61kb | 下载:0

[DSP编程STEP_MOT

说明:TMS320LF2407A的步进电机控制程序。-TMS320LF2407A the stepper motor control program.
<JESON> 在 2025-06-23 上传 | 大小:58kb | 下载:0

[DSP编程SCI

说明:TMS320LF2407A的SCI使用程序。-TMS320LF2407A procedures of the SCI.
<JESON> 在 2025-06-23 上传 | 大小:55kb | 下载:0

[DSP编程SPI

说明:TMS320LF2407A的SPI使用程序。-TMS320LF2407A the SPI procedures.
<JESON> 在 2025-06-23 上传 | 大小:55kb | 下载:0

[嵌入式/单片机编程ListControl

说明:对LCD是现在线控制的源代码,对单片机和嵌入式的工程工作人员有着无比的好处。-On the LCD is now the source code line control of single-chip and embedded engineering staff has tremendous benefits.
<马同学> 在 2025-06-23 上传 | 大小:1.5mb | 下载:0

[嵌入式/单片机编程24C01

说明:2401的读写程序-2401 reading and writing procedures
<zeng> 在 2025-06-23 上传 | 大小:20kb | 下载:0

[VHDL编程Sequence-detector-design

说明:序列检测器设计的思路大多都是用FSM来实现的,此思路是通过移位寄存器来实现序列检测-Sequence detector design ideas are often used to achieve the FSM, the idea is to achieve through the shift register sequence detection
<lsp> 在 2025-06-23 上传 | 大小:30kb | 下载:0

[VHDL编程4multiplier

说明:4位乘法器vhdl程序-- DEscr iptION : Signed mulitplier:-- A (A) input width : 4-- B (B) input width : 4-- Q (data_out) output width : 7-4 multiplier vhdl procedure
<lsp> 在 2025-06-23 上传 | 大小:3kb | 下载:0

[VHDL编程EDA

说明:EDA实验讲义GK 包含GW48 EDA系统使用说明以及许多实例。比如有时钟使能的两位十进制计数器原理图输入设计、用状态机对ADC0809的采样控制电路实现、硬件电子琴电路设计-EDA experimental GK notes GW48 EDA system contains, as well as many examples of use. For example, there are two clock-enabled input decimal counter schematic des
<lsp> 在 2025-06-23 上传 | 大小:728kb | 下载:0

[VHDL编程adder8b

说明:用VHDL设计一个八位并行加法器,该八位并行加法器是有两个四位二进制并行加法器通过级联而成,先设计两个四位二进制并行加法器分别表示八位数中的低四位和高四位以及其加法(含进位),再将两个四位并行加法器级联成一个八位并行加法器。这种方法原理简单,资源利用率和进位速度方面都比较好。-VHDL language
<赵祥> 在 2025-06-23 上传 | 大小:185kb | 下载:0
« 1 2 ... .54 .55 .56 .57 .58 25459.60 .61 .62 .63 .64 ... 33928 »

源码中国 www.ymcn.org