[其他嵌入式/单片机内容] ModelSim

说明：MODELSIM软件使用方法 绝对可以看了就弄懂的-MODELSIM software can use to understand the reading
<wangjing> 在 2025-07-17 上传 | 大小：797kb | 下载：0

[单片机(51,AVR,MSP430等)] MCU

说明：本程序包包含了基于89S52单片机从IO操作到串口，AD/DA转换，再到IIC总线等的全部源代码。-This package contains 89S52-based single-chip IO operation from the serial port, AD/DA conversion, and then all the IIC bus, such as source code.
<dangml> 在 2025-07-17 上传 | 大小：6kb | 下载：0

[单片机(51,AVR,MSP430等)] AVR

说明：本程序包包含了基于ATmega16单片机从IO口操作到串口，模拟比较器，AD转换，PWM输出，TWI总线操作，SPI总线操作等完整程序。-This package contains ATmega16-based single-chip operation from the IO port to the serial port, analog comparator, AD converter, PWM output, TWI bus operation, SPI bus operation pro
<dangml> 在 2025-07-17 上传 | 大小：6kb | 下载：0

[单片机(51,AVR,MSP430等)] nRF905

说明：本包含有nRF905发送，接收程序的全部源码，基于杭州菲迪公司开发的无线模块。-This includes nRF905 send, receive, process all the source code, Rafeedie Hangzhou-based company has developed a wireless module.
<dangml> 在 2025-07-17 上传 | 大小：42kb | 下载：0

[VHDL编程] clk

说明：Quartus II工程压缩文件，是一个典型的基于FPGA的数字钟工程项目，有50MHz分频、计数、译码等模块。-Quartus II project files, is a typical FPGA-based digital clock project, there are sub-50MHz frequency, counting, decoding modules.
<kg21kg> 在 2025-07-17 上传 | 大小：500kb | 下载：0

[uCOS开发] uC_OSII

说明：uCOS-II源代码，此代码已经成功移植到44B0 CPU，我已经应用在实际项目，代码实现了中断嵌套，对于小型系统中需要跑操作系统，此代码是个不错的选择。-uCOS-II source code, the code has been successfully transplanted to 44B0 CPU, I have used in the actual project, the code to achieve the disruption of nesting, for small sy
<Davinci> 在 2025-07-17 上传 | 大小：60kb | 下载：0

[VHDL编程] CLK_V

说明：Quartus II工程压缩文件，是一个典型的基于FPGA的数字钟工程项目，有50MHz分频、计数、译码等模块。采用Verilog语言编写。-Quartus II project files, is a typical FPGA-based digital clock project, there are sub-50MHz frequency, counting, decoding modules. The use of Verilog language.
<kg21kg> 在 2025-07-17 上传 | 大小：584kb | 下载：0

[VHDL编程] clk_vhdl

说明：Quartus II工程压缩文件，是一个典型的基于FPGA的数字钟工程项目，有50MHz分频、计数、译码等模块。采用VHDL语言编写。-Quartus II project files, is a typical FPGA-based digital clock project, there are sub-50MHz frequency, counting, decoding modules. Using VHDL language.
<kg21kg> 在 2025-07-17 上传 | 大小：637kb | 下载：0

[单片机(51,AVR,MSP430等)] Spider

说明：俄罗斯方块游戏 很经典的一种~!值得学习~!思路明白清晰~!-Tetris game is a classic ~! Worth learning ~! Ideas clearly understand ~!
<毛一非> 在 2025-07-17 上传 | 大小：7kb | 下载：0

[VHDL编程] stopwatch

说明：Quartus II工程压缩文件，是一个典型的基于FPGA的秒表工程项目，有50MHz分频、计数、译码等模块。采用VHDL语言编写。-Quartus II project files, is a typical FPGA-based project of the stopwatch, a 50MHz frequency, counting, decoding modules. Using VHDL language.
<kg21kg> 在 2025-07-17 上传 | 大小：454kb | 下载：0

[VHDL编程] JIJIAQI

说明：Quartus II工程压缩文件，是一个典型的基于FPGA的计价器工程项目，有有限状态机、50MHz分频、计数、译码、动态扫描等模块。-Quartus II project files, is a typical FPGA-based project of the meter, there are finite state machine, 50MHz frequency, counting, decoding, dynamic scanning module.
<kg21kg> 在 2025-07-17 上传 | 大小：777kb | 下载：0

[VHDL编程] qiangdaqi

说明：Quartus II工程压缩文件，是一个典型的基于FPGA的抢答器工程项目，有计数、BCD译码、动态扫描等模块。-Quartus II project files, is a typical browser-based FPGA Answer Project, a count, BCD decoding, dynamic scanning module.
<kg21kg> 在 2025-07-17 上传 | 大小：484kb | 下载：1