[单片机(51,AVR,MSP430等)] seg_key

说明：51单片机按键控制数码管显示程序，显示为时钟倒计时，有暂停和计数功能-51 single-chip digital tube display key control procedures, shown as the countdown clock, a pause, and count functions
<肖文> 在 2025-06-29 上传 | 大小：20kb | 下载：0

[单片机(51,AVR,MSP430等)] _max7219

说明：51 单片机驱动max7219 多位数码管显示程序-MAX7219 single-chip drive more than 51 digital tube display program
<肖文> 在 2025-06-29 上传 | 大小：21kb | 下载：0

[微处理器(ARM/PowerPC等)] nios_ram

说明：nios 中读写sdram的程序，适用于epc2 cyclone二代FPGA板子-Nios SDRAM read and write the procedures applicable to epc2 cyclone II FPGA board
<肖文> 在 2025-06-29 上传 | 大小：470kb | 下载：0

[VHDL编程] verilog_cookbook

说明：本電子檔為 verilog cookbook,包含了通訊,影像,DSP等重要常用之verilog編碼,可作為工程師與初學者的參考手冊-The electronic file for verilog cookbook, includes communications, imaging, DSP and other important commonly used Verilog coding, can be used as engineer with the reference manual for
<siman,Chen> 在 2025-06-29 上传 | 大小：2.72mb | 下载：0

[Windows CE] appcode

说明：讀取檔案文字並輸入成陣列之後，再將其輸出成別的檔案的文字-Read text file and enter the following into the array, and then the output into another text file
<philluke> 在 2025-06-29 上传 | 大小：105kb | 下载：0

[VHDL编程] kbclj

说明：可编程逻辑系统的VHDL设计技术，早期经典的VHDL教程，以CYPRESS器件为基础，希望对大家有所帮助！-Programmable Logic VHDL system design technology, early classic VHDL Guide to CYPRESS device based on the hope that all of you to help!
<guolh> 在 2025-06-29 上传 | 大小：11.68mb | 下载：0

[VHDL编程] 16_FIR

说明：16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！-16-order FIR filter- this design language VERILOG HDL serial DA algorithm limited frequency response of 16-order filter!
<yuming > 在 2025-06-29 上传 | 大小：781kb | 下载：1

[单片机(51,AVR,MSP430等)] WDT_Wakeup

说明：WDT_walkup的使用标准示例,如何使用看门DOG.只是针对EMC的单片机.-WDT_walkup the use of the standard sample, how to use the gatekeeper DOG. Only for the single-chip EMC.
<lai> 在 2025-06-29 上传 | 大小：1kb | 下载：0

[DSP编程] fir

说明：本设计用verilog代码实现FIR滤波器！-Verilog code of the design FIR filters to achieve!
<yuming > 在 2025-06-29 上传 | 大小：1kb | 下载：0

[嵌入式/单片机编程] TCPIPProtocol

说明：一个专为嵌入式系统编写的小型TCPIP协议栈，很经典，也很好用的-An embedded system designed for small-scale preparation of TCPIP protocol stack, it is classic, but also a very good use
<barry> 在 2025-06-29 上传 | 大小：107kb | 下载：0

[VHDL编程] median

说明：用verilog编辑的中值滤波器！语言旁表有注释方便理解！-Using Verilog editor median filter! Language beside the table annotated to facilitate understanding!
<yuming > 在 2025-06-29 上传 | 大小：1.69mb | 下载：0

[VHDL编程] fir_Verilog

说明：用Verilog编写的fir滤波器程序！-Verilog prepared using the procedure fir filter!
<yuming > 在 2025-06-29 上传 | 大小：5kb | 下载：0