[Windows CE] laserscan

说明：一个测试激光控制卡扫描的测试程序，很有参考价值的哦，-A test laser control card scanning test procedures, are worthy of Oh,
<yijing> 在 2025-10-27 上传 | 大小：1.71mb | 下载：1

[单片机(51,AVR,MSP430等)] at8515Key

说明：ATmage8515键盘扫描程序，可以用一个Atmage8515自己做一个键盘扫描芯片，与上位机用SPI接口相连。AVR编译环境为Winavr20040404版。-ATmage8515 keyboard scanner, you can use a Atmage8515 own a keyboard scan chip, with the host computer connected with SPI interface. AVR compiler environment Winavr2004
<> 在 2025-10-27 上传 | 大小：22kb | 下载：0

[嵌入式/单片机编程] hostdownload

说明：基于DAM6416开发板的PCI下载程序-Based on the PCI development board DAM6416 download
<马东英> 在 2025-10-27 上传 | 大小：2.6mb | 下载：0

[嵌入式/单片机编程] host2video

说明：基于DAM6416的通过PCI的主机和视频口的通信程序-DAM6416 the adoption of PCI-based host and video port communication program
<马东英> 在 2025-10-27 上传 | 大小：11kb | 下载：0

[嵌入式/单片机编程] 111

说明：基于DAM6416的通过PCI的视频口和主机的通信程序-DAM6416 the adoption of PCI-based video port and the host communication program
<马东英> 在 2025-10-27 上传 | 大小：1.85mb | 下载：0

[VHDL编程] add

说明：实现简单十六位加法器及测试程序 的verilog代码-The realization of a simple adder 16 and the test procedure Verilog code
<舒畅> 在 2025-10-27 上传 | 大小：3kb | 下载：0

[VHDL编程] DEF

说明：一个简单的始终触发器的代码 另外包括测试验证程序和输入码数据-Always a simple code triggers the other, including test validation process and input data Code
<舒畅> 在 2025-10-27 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] cgqxx

说明：关于传感器的学习资料，请大家参考使用，并指教！-Learning on the sensor information, please refer to the use of, and advice!
<zhudonglai> 在 2025-10-27 上传 | 大小：1.73mb | 下载：0

[VHDL编程] verilogcomputer

说明：哈尔滨理工大学高级工程师写的-Harbin University of Science and Technology, Senior Engineer written
<zjy> 在 2025-10-27 上传 | 大小：65kb | 下载：0

[嵌入式/单片机编程] add

说明：自己编制的加法器的verilog程序 希望对大家有所帮助-Prepared their own Adder Verilog program hopes to help all of you
<舒畅> 在 2025-10-27 上传 | 大小：1kb | 下载：0

[VHDL编程] count

说明：自己编制的计数器的verilog代码 希望能对大家有所帮助-Prepared their own counter Verilog code for all of us hope to be helpful
<舒畅> 在 2025-10-27 上传 | 大小：1kb | 下载：0

[VHDL编程] SPI_Code(Verilog)

说明：SPI总线硬件描述语言Verilog下的实现，含主模式和从模式的实现，经过仿真验证，可作为一个单独的模块使用-SPI bus under the Verilog hardware descr iption language to achieve with the main mode and slave mode realization, through simulation, can be used as a separate module uses
<高兵> 在 2025-10-27 上传 | 大小：5kb | 下载：0