资源列表

« 1 2 ... .93 .94 .95 .96 .97 30698.99 .00 .01 .02 .03 ... 33928 »

[嵌入式Linuxudptalk

说明:关于三星S3C2410的UDPTALK原码-Samsung S3C2410 on the UDPTALK the original code
<ZHB> 在 2025-07-01 上传 | 大小:1kb | 下载:0

[单片机(51,AVR,MSP430等)x5045

说明:eeprom x5045的51单片机驱动源码;包括配置看门狗,数据读写等;-51 single-chip eeprom x5045 driver source Watchdog including configuration, data reading and writing, etc.
<张诚> 在 2025-07-01 上传 | 大小:1kb | 下载:0

[嵌入式/单片机编程Nios

说明:Nios入门实验程序问题整理 好不容易搜集起来的啊 动手才是硬道理-Nios Getting Started After finishing the experimental procedure to collect up ah hands is the last word
<谢龙飞> 在 2025-07-01 上传 | 大小:178kb | 下载:0

[单片机(51,AVR,MSP430等)lcd1602

说明:lcd 1602显示程序,本程序实现的功能是秒表的-lcd 1602 display program, the program
<liuying> 在 2025-07-01 上传 | 大小:17kb | 下载:0

[单片机(51,AVR,MSP430等)LCD12864

说明:注意:不带字库的12864不能直接调用文字库,部液晶驱动芯片的型号也比较落后,为了获得输出图像,每次都要取模,使用不太方便,排除对成本要求非常苛刻的应用外,一般不推荐使用-Note: the 12864 non-font text should not directly call the Treasury, the Department of LCD Driver IC models are relatively backward, in order to obtain the output i
<liuying> 在 2025-07-01 上传 | 大小:25kb | 下载:0

[单片机(51,AVR,MSP430等)DS1302

说明:时钟芯片1302,低功耗,低电压工作,计时精确,格式年月日时分秒-1302 clock chip, low power, low-voltage work, precise timing, format date when the minutes and seconds
<liuying> 在 2025-07-01 上传 | 大小:34kb | 下载:0

[VHDL编程uartverlog

说明:占用资源少的verilog HDL uart接口;采用固定波特率115200,可以修改程序中的分频来修改波特率,模式为1个启始位,8位数据位,1个停止位;带1字节缓存;当缓存空时输出空信号-Occupy fewer resources verilog HDL uart interface adopted a fixed baud rate of 115200, can modify the procedure to modify the baud rate frequency, the mod
<张诚> 在 2025-07-01 上传 | 大小:2kb | 下载:0

[VHDL编程fast-crc.tar

说明:一个verilog实现的crc校验,用于fpga实现,快速,准确有效-A Verilog realize the CRC checksum for the FPGA realization, rapid, accurate and effective
<枫叶鹏> 在 2025-07-01 上传 | 大小:1.37mb | 下载:0

[VHDL编程hamming.tar

说明:verilog 实现的hamming码生成,用于fpga-Verilog realize the Hamming code generated for the FPGA
<枫叶鹏> 在 2025-07-01 上传 | 大小:6kb | 下载:0

[VHDL编程digifilter.tar

说明:verilog实现的数字滤波器,用于fpga-Verilog realize the digital filter for the FPGA
<枫叶鹏> 在 2025-07-01 上传 | 大小:1.08mb | 下载:0

[VHDL编程adder.tar

说明:veriog实现的128位高速加法器,fpga实现-veriog realize high-speed 128-bit adder, fpga realize
<枫叶鹏> 在 2025-07-01 上传 | 大小:4kb | 下载:0

[VHDL编程djpeg.tar

说明:jpeg格式到bmp格式的硬件实现,verilog开发,fpga 实现。-jpeg format to bmp format hardware realize, verilog development, fpga realize.
<枫叶鹏> 在 2025-07-01 上传 | 大小:178kb | 下载:0
« 1 2 ... .93 .94 .95 .96 .97 30698.99 .00 .01 .02 .03 ... 33928 »

源码中国 www.ymcn.org