[VHDL编程] vdevice

说明：基于FPGA系统的数字电压表设计大范围，超精确的详细报告，共有40多页-FPGA-based system design digital voltage meter large-scale and ultra-precise details of the report, a total of over 40 pages
<刘嵘> 在 2025-09-30 上传 | 大小：137kb | 下载：0

[VHDL编程] dianji

说明：基于FPGA系统的步进电机控制，内涵详细的源代码-FPGA-based system of stepper motor control, detailed content of the source code! !
<刘嵘> 在 2025-09-30 上传 | 大小：62kb | 下载：0

[VHDL编程] pinlvji

说明：基于FPGA的数字频率计，超大范围测量，误差非常之小，内含详细程序-FPGA-based digital frequency meter super scope of measurement, the error is very small, containing detailed procedures
<刘嵘> 在 2025-09-30 上传 | 大小：44kb | 下载：0

[单片机(51,AVR,MSP430等)] test_des

说明：51平台的标准DES算法,在ATMEL89C52上验证通过,用keil51编译-51 platform standard DES algorithm, the ATMEL 89C52 tested passed, Compiling with keil51
<kyle> 在 2025-09-30 上传 | 大小：33kb | 下载：1

[嵌入式/单片机编程] freescale

说明：MC9S12DG128，智能车大赛程序，含有定时中断-MC9S12DG128, intelligent car racing procedures, containing regularly interrupted
<黄强> 在 2025-09-30 上传 | 大小：3kb | 下载：0

[单片机(51,AVR,MSP430等)] mcu.interface.program

说明：单片机接口技术实用子程序 配套程序 学单片机的可以看看。精彩在里面。-microcontroller interface supporting practical procedures subroutine school MCU can see. Highlights inside.
<> 在 2025-09-30 上传 | 大小：434kb | 下载：0

[微处理器(ARM/PowerPC等)] 24a0_JTAGFLASHsjf_flash

说明：s3c24a0 JTAGFLASH 源码-s3c24a0 JTAGFLASH FOSS
<胡炜明> 在 2025-09-30 上传 | 大小：2.56mb | 下载：0

[VHDL编程] blocking

说明：基于verilog语言的数据选择器，包括数据选择器的测试模块 -verilog language based on the data selector, including data selection for the test module
<> 在 2025-09-30 上传 | 大小：28kb | 下载：0

[嵌入式/单片机编程] Cy68013ASource

说明：EZUSB FX2（Cy68013A）源码-Cypress FX2 (Cy68013A) FOSS
<cheng> 在 2025-09-30 上传 | 大小：54kb | 下载：0

[VHDL编程] memoryverilog

说明：一个关于MEMORY设计的原代码,使用VERILOG编写的 希望对大家有些帮助-one of the original Memory design code prepared by the use of verilog we hope to help some
<王平> 在 2025-09-30 上传 | 大小：26kb | 下载：0

[VHDL编程] ji

说明：这是正玹实现代码,通过LUT来实现的!!!比其他要简单的多!还有方波,三角波的不同的VHDL程序实现. -This is the realization of code are Hsuan Lee, LUT to achieve! ! ! Other than the more simple! There square, triangular wave of the different VHDL program.
<jiayu> 在 2025-09-30 上传 | 大小：16kb | 下载：0

[VHDL编程] half_clk

说明：用verilog编写适中分频器 并且还有测试程序-verilog prepared with moderate frequency divider and another test procedures
<> 在 2025-09-30 上传 | 大小：21kb | 下载：0