[VHDL编程] adder32

说明：原理图输入法制作的32位加法器-adder32
<fanpei> 在 2025-06-20 上传 | 大小：472kb | 下载：0

[VHDL编程] myjiafa

说明：用函数语句实现的加法器-adder-function
<fanpei> 在 2025-06-20 上传 | 大小：250kb | 下载：0

[VHDL编程] adder2-bingxing

说明：2位加法器并行操作-2adder
<fanpei> 在 2025-06-20 上传 | 大小：170kb | 下载：0

[VHDL编程] adder16

说明：adder16 16位加法器-adder16
<fanpei> 在 2025-06-20 上传 | 大小：298kb | 下载：0

[VHDL编程] interface

说明：采用Cyclone EP1C3，VHDL程序算法实现了信号波形的实时采样并回放，同时能测量时域信号的频率，通过与MCU的8位并行接口，进行相互通信。-Using Cyclone EP1C3, VHDL program algorithm of the signal waveform of real-time sampling and playback at the same time capable of measuring the frequency of the signal in time
<姚益武> 在 2025-06-20 上传 | 大小：4.53mb | 下载：0

[VHDL编程] codedecoder

说明：
<科林> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] OpCtrl

说明：步进电机的转动控制程序,可用于变速,和编码器混合使用-Stepper motor rotation control program can be used for variable speed, and mixed use encoder
<强强> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] ldpc_decoder_802_3an_latest.tar

说明：802.3an ldpc decoder verilog 源码
<杨振飞> 在 2025-06-20 上传 | 大小：864kb | 下载：0

[VHDL编程] gcd

说明：这是一个求最大公约数的verilog源码-this is a verilog source code which can count the greatest common divider .
<杨振飞> 在 2025-06-20 上传 | 大小：305kb | 下载：0

[VHDL编程] lanqiu-30

说明：30秒计时器,有0~30顺数计数，个位，十位分开写-30 miao ji shi
<蓝子> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] WW

说明：本程序就是一个简单的30秒倒计时....谢谢合作-xmncdjdkddd dsef
<蓝子> 在 2025-06-20 上传 | 大小：156kb | 下载：0

[VHDL编程] 4_bit_parallel_add-sub

说明：4 bit parallel add-sub with test bench.. in vhdl-4 bit parallel add-sub with test bench.. in vhdl..
<harkirat> 在 2025-06-20 上传 | 大小：1kb | 下载：0