资源列表
[VHDL编程] GenDEC.RTL
说明:Tristate Bus -Tristate Bus Tristate Bus<tsingyuanlee> 在 2025-06-23 上传 | 大小:2kb | 下载:0
[VHDL编程] 16_bits_CPU_verilog_code
说明:利用Verilog设计的16位CPU的设计案例-the example of 16 bits CPU using verilog<王惠娟> 在 2025-06-23 上传 | 大小:860kb | 下载:0
[VHDL编程] t51
说明:用VHDL设计一个四舍五入判别电路,其输入为8421BCD码,要求当输入大于或等于5且小于10时,判别电路输出为1,小于5为0,大于等于10时输出为高阻态。 -VHDL design with a rounded judge circuit, its input 8421BCD code require that when the input is greater than or equal to 5 and less than 10, the discrimination circuit ou<hualiayue> 在 2025-06-23 上传 | 大小:1kb | 下载:0
[VHDL编程] codelock
说明:设计一个简单的数字电子密码锁,密码为4 位。 功能:1、 密码输入:每按下一个键,要求在数码管上显示,并依次左移; 2、 密码清除:清除密码输入,并将输入置为”0000”; 3、 密码修改:将当前输入设为新的密码; 4、 上锁和开锁。 -Design a simple digital electronic locks, password 4. Function: 1, the password input: Each press of a button, requiring<hualiayue> 在 2025-06-23 上传 | 大小:502kb | 下载:0
[VHDL编程] Nfenping
说明:通过硬件描述语言VHDL编写的任意模小于1024的N分频器,思路简单,用计数的原来实现,通过波形仿真的源代码(波形仿真文件)含-Through the descr iption of the written language VHDL hardware mold is less than 1024 arbitrary N prescaler, ideas, with simple, through the original count of simulation code (waveform w<刘平> 在 2025-06-23 上传 | 大小:175kb | 下载:0