[VHDL编程] firmatlab

说明：fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型,在modelsim下仿真通过-fir in dspbuilder VHDL source code under test and document the incentive mat lab model, the simulation under through modelsim
<zqh> 在 2025-09-15 上传 | 大小：6kb | 下载：0

[VHDL编程] fftmatlab

说明：fft在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-fft in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim
<zqh> 在 2025-09-15 上传 | 大小：7kb | 下载：0

[VHDL编程] ddsmatlab

说明：dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-dds dspbuilder under the VHDL source code and test incentives document matl ab model, the simulation under through modelsim
<zqh> 在 2025-09-15 上传 | 大小：6kb | 下载：0

[VHDL编程] mxuliematlab

说明：m序列在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-m sequence in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim
<zqh> 在 2025-09-15 上传 | 大小：5kb | 下载：0

[VHDL编程] sinmdlmatlab

说明：正弦波在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-sine wave in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim
<zqh> 在 2025-09-15 上传 | 大小：6kb | 下载：0

[VHDL编程] xapp290

说明：从Xilinx网站上下的，学习FPGA部分动态重配置很好的例子。-from across the Xilinx website, learning some FPGA dynamic reconfigurable good example.
<sk> 在 2025-09-15 上传 | 大小：2.44mb | 下载：0

[VHDL编程] verilog100

说明：有很多例子及测试代码，对初学者很有帮助，很容易上手-a lot of examples and test code, useful for beginners, it is easy to get started
<bobodu> 在 2025-09-15 上传 | 大小：171kb | 下载：0

[VHDL编程] FPGAUART

说明：一个基于FPGA的串口程序,已经经过验证,对用FPGA做串口的朋友提供参考和借鉴!-an FPGA-based serial procedures have proven, right Serial do with FPGA reference for a friend and borrow!
<舟舟> 在 2025-09-15 上传 | 大小：304kb | 下载：0

[VHDL编程] xc9572_1

说明：xilinx xc9572 cpld 实现的伺服电机控制器，电机控制输出，和增量编码器读取。-Xilinx xc9572 cpld achieve servo motor controller, motor control output, Incremental encoder and the reader.
<张宏亚> 在 2025-09-15 上传 | 大小：779kb | 下载：0

[VHDL编程] RS_decoder

说明：rs编码vvhdl 希望能通过 我不晓得具体对大家有用否 希望懂rs编码的多多交流 -rs coding vvhdl I do not want to be able to know the specific useful whether you want to understand a lot of coding rs exchange
<> 在 2025-09-15 上传 | 大小：15kb | 下载：0

[VHDL编程] I2CSlave

说明：Verilog HDL实现的I2C Slave模拟-achieve the Verilog HDL simulation I2C Slave
<lzy> 在 2025-09-15 上传 | 大小：1kb | 下载：0

[VHDL编程] lru_new

说明：采用LRU替换算法。这种算法选择最久没有被访问的块作为被替换的块。 为了实现LRU算法，要在块表中为每一块设置一个计数器（cnt0，cnt1，cnt2，cnt3，）。计数器的长度为2位。-using LRU replacement algorithm. This algorithm to choose the most long visit is not being replaced as a block by block. To achieve LRU algorithm, in bloc
<wangjiao> 在 2025-09-15 上传 | 大小：1kb | 下载：0