资源列表

« 1 2 ... .15 .16 .17 .18 .19 1120.21 .22 .23 .24 .25 ... 4310 »

[VHDL编程FSK

说明:基于FPGA的FSK的调制解调程序 VHDL-FPGA-based FSK modulation and demodulation process of VHDL
<张海龙> 在 2025-06-11 上传 | 大小:4kb | 下载:0

[VHDL编程CPLD(ZFZ2009-2-24)

说明:转速表CPLD源程序代码,具有频率检测,数码管显示刷新,反转检测功能-Tachometer CPLD source code, with a frequency detection, digital tube display refresh, reversal detection
<windson.ma> 在 2025-06-11 上传 | 大小:524kb | 下载:0

[VHDL编程minimips_ml1059_synth

说明:MiniMIps design - Contains verilog/vhdl code and relevant FPGA files
<pals> 在 2025-06-11 上传 | 大小:692kb | 下载:0

[VHDL编程fsk

说明:vhddl implementation of frequency shift keying
<samq> 在 2025-06-11 上传 | 大小:62kb | 下载:0

[VHDL编程hilbert_transformer

说明:vhdl implementation of hilbert tranformation.
<samq> 在 2025-06-11 上传 | 大小:876kb | 下载:0

[VHDL编程CPU

说明:简单的cpu设计 实现简单功能 使用vhdl语言做的-vhdl cpu design
<李志> 在 2025-06-11 上传 | 大小:1.48mb | 下载:0

[VHDL编程example1

说明:div 分频器 自己用vhdl语言写的 比较简单-div vhdl design
<李志> 在 2025-06-11 上传 | 大小:23kb | 下载:0

[VHDL编程example2

说明:自己用vhdl写的简单状态机的例子 比较简单了-vhdl Moore
<李志> 在 2025-06-11 上传 | 大小:25kb | 下载:0

[VHDL编程example3

说明:加减法计数器: 本例程为加减法计数器,主要实现的加减法计数的功能。 有3个控制端口: 1、rst复位控制低电平有效; 2、en使能控制高电平有效 3、up加/减控制,高电平加法,低电平减法。-vhdl
<李志> 在 2025-06-11 上传 | 大小:26kb | 下载:0

[VHDL编程example4

说明:拨码开关对应数码管显示 几年以前用vhdl写的 -vhdl
<李志> 在 2025-06-11 上传 | 大小:29kb | 下载:0

[VHDL编程liushuidengLSLED

说明:(FPGA)实现流水灯实验,以一定的时间间隔来回显示,时间间隔体现了分频的思想。-(FPGA) to achieve light water experiments, a certain round-trip time interval shows that the time interval reflects the ideological divide.
<周利均> 在 2025-06-11 上传 | 大小:72kb | 下载:0

[VHDL编程SPYRAL

说明:quartus2 9.1版本的破解文件,绝对好用,我正在用。-quartus2 9.1 version of crack files, absolutely easy to use, I was using.
<周利均> 在 2025-06-11 上传 | 大小:1.56mb | 下载:1
« 1 2 ... .15 .16 .17 .18 .19 1120.21 .22 .23 .24 .25 ... 4310 »

源码中国 www.ymcn.org