[VHDL编程] wei

说明：为随机序列的FPGA实现 可变长度。值得学习-FPGA realization of a random sequence of variable length. Worth learning
<陈科> 在 2025-06-09 上传 | 大小：254kb | 下载：0

[VHDL编程] Clock

说明：多功能时钟，以调试通过，可以直接用，非常适用于FPGA初学者。-Multi-clock, in order to debug through, and can be very useful for beginners in FPGA.
<HarrisHuang> 在 2025-06-09 上传 | 大小：638kb | 下载：1

[VHDL编程] DP

说明：TIC6000系列 C67浮点DSP处理器 派发站源代码-TIC6000 floating-point DSP processor series C67 station source code distributed
<杨惠> 在 2025-06-09 上传 | 大小：18kb | 下载：0

[VHDL编程] 26

说明：battery charger for 7cell nimh with attiny26&control lcd 1x16-battery charger for 7cell nimh with attiny26&control lcd 1x16
<r011> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] bcd

说明：4位bcd码加法器的verilog代码 -4 bit bcdadder verilog4 bit bcdadder verilog
<严迪超> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] freqtest

说明：对复杂大规模可编程器件的特点，提出了一种新的数字频率计的实现方法。在QutusⅡ开发软件环境下，采用硬件编程语言VHDL，实现了数字频率计的设计。经过仿真，并下载验证。能够实现测频功能。-The complex features of large-scale programmable devices, a new realization method of digital frequency meter. In Qutus Ⅱ software development environment,
<依然> 在 2025-06-09 上传 | 大小：189kb | 下载：0

[VHDL编程] exercicio4

说明：VHDL program. Calculator that do basic operations. Add, subtract, divide and multiplication using Cyclone -VHDL program. Calculator that do basic operations. Add, subtract, divide and multiplication using Cyclone II
<Ferdinando> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] HexatoSSD

说明：VHDL program. It s a converter from Hex to SSD format using Cyclone -VHDL program. It s a converter from Hex to SSD format using Cyclone II
<Ferdinando> 在 2025-06-09 上传 | 大小：346kb | 下载：0

[VHDL编程] TrafficLightController

说明：It s a vhdl program. Simulates a traffic light controllet using a Cyclone II FPGA
<Ferdinando> 在 2025-06-09 上传 | 大小：411kb | 下载：0

[VHDL编程] UserDefinedFunction

说明：It s a VHDL program. The program does a generic gray. Using a Cyclone II FPGA Board.
<Ferdinando> 在 2025-06-09 上传 | 大小：237kb | 下载：0

[VHDL编程] speed_measure_on_7_segment

说明：Period method of frequency measuring (change constant to speed measure). DE2 Board Quartus project. Input signal on GPIO, result on 7seg, start/stop with key[0].
<shaitan> 在 2025-06-09 上传 | 大小：40kb | 下载：0

[VHDL编程] comp

说明：数值比较器，Verilog实现，带具体实验说明文档。-Numerical comparator, Verilog realization of experiments with specific documentation.
<mypudn0001> 在 2025-06-09 上传 | 大小：738kb | 下载：0