[VHDL编程] FPGA_design

说明：Altera+FPGA／CPLD设计基础篇和高级篇.pdf，详细讲解FPGA的设计过程及应用-Altera+ FPGA/CPLD Design Basics and advanced articles. Pdf, explain in detail the design process and application of FPGA
<王光树> 在 2025-06-10 上传 | 大小：41.46mb | 下载：0

[VHDL编程] keybord

说明：用Verilog语言实现4*4键盘扫描程序-using Verilog keyboard4*4
<zhengyongrui> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] xianshi

说明：lcd1602驱动程序 verilog语言-lcd1602
<zhengyongrui> 在 2025-06-10 上传 | 大小：2kb | 下载：0

[VHDL编程] dds

说明：DDS技术基于FPGA的应用 dds正弦波发生器 内含源文件~-DDS technology is based on the application of FPGA source files containing the sine wave generator dds ~
<鲁鲁修> 在 2025-06-10 上传 | 大小：12.63mb | 下载：0

[VHDL编程] FPGA

说明： FPGA最小系统板设计 内容较详尽 给喜欢FPGA的朋友们一点帮助-Minimum System FPGA board design elements like a more detailed FPGA friends to a little help
<鲁鲁修> 在 2025-06-10 上传 | 大小：291kb | 下载：0

[VHDL编程] leijiaqi

说明： 累加器 的VHDL语言源程序~-Accumulator accumulator VHDL language source ~
<鲁鲁修> 在 2025-06-10 上传 | 大小：227kb | 下载：0

[VHDL编程] ledwater

说明：Spartan 3E开发板上实现的流水灯功能-Spartan 3E development board to achieve the water light function
<wangliang> 在 2025-06-10 上传 | 大小：448kb | 下载：0

[VHDL编程] odd_division_wushihai

说明： 对于实现占空比为50 的N倍奇数分频，首先进行上升沿触发进行模N计数，计数到某一个值n时输出时钟进行翻转，然后再计数（N-1）/2次，再次进行翻转得到一个占空比非50 奇数n分频时钟。同理，同时进行下降沿触发的模N计数，等计数到n时，输出时钟进行翻转，同样再计数（N-1）/2次，输出时钟再次翻转生成占空比非50 的奇数n分频时钟。两个占空比非50 的n分频时钟进行相或运算，即得到占空比为50 的奇数N分频时钟。verilog HDL实现-For achieving a 50 duty cyc
<世海> 在 2025-06-10 上传 | 大小：8kb | 下载：0

[VHDL编程] LIP6111CORE_ide_dvd

说明：IDE DVD Verilog Code
<jc> 在 2025-06-10 上传 | 大小：4.1mb | 下载：0

[VHDL编程] LIP6201CORE_mp3

说明：MPEG3 MP3 Player VHDL source code-MPEG3 MP3 Player VHDL source code
<jc> 在 2025-06-10 上传 | 大小：649kb | 下载：1

[VHDL编程] LIP6431CORE_NTSC_Video_Decoder

说明：NTSC Video Decoder Verilog Source code
<jc> 在 2025-06-10 上传 | 大小：1.47mb | 下载：0

[VHDL编程] ASIC-SYNOPSYS

说明：芯片设计综合经典书籍 design compiler primetime-asic synthesys
<yin zhigang> 在 2025-06-10 上传 | 大小：2.14mb | 下载：0