[VHDL编程] bluetooth_latest.tar

说明：bluetooth_latest,The aim of this project is to build the bluetooth base band layer. The whole bluetooth hardware and firmware (HCI, controller and LMP) will be implemented in separate project.-bluetooth_latest, The aim of this project is to build the
<shen> 在 2025-06-11 上传 | 大小：1.76mb | 下载：0

[VHDL编程] z80control_latest.tar

说明：z80控制器,内部包含VHDL源代码,FOF文件,基于USB借口的设计实例等.-z80 controller contains the VHDL source code inside, FOF files, USB-based design example of such an excuse.
<shen> 在 2025-06-11 上传 | 大小：2.51mb | 下载：0

[VHDL编程] dvbt_core_latest.tar

说明：The present document describes a baseline transmission system for digital terrestrial TeleVision (TV) broadcasting. It specifies the channel coding/modulation system intended for digital multi-programme LDTV/SDTV/EDTV/HDTV terrestrial services.
<shen> 在 2025-06-11 上传 | 大小：9.42mb | 下载：0

[VHDL编程] cache

说明：本文给出了一个cache的所有源代码，存为txt格式的压缩包-this is a code of a cache
<张的的> 在 2025-06-11 上传 | 大小：1kb | 下载：1

[VHDL编程] attachments_05_10_2010

说明：VHDL program for basic gates
<sudhakar> 在 2025-06-11 上传 | 大小：40kb | 下载：0

[VHDL编程] fir

说明：FPGA实现的FIR滤波器，很好的参考资料！-FPGA implementation of FIR filters, a very good reference!
<吴锦干> 在 2025-06-11 上传 | 大小：383kb | 下载：0

[VHDL编程] Oscilloscope

说明：The design is designed partly in VHDL, partly in schematic drawings and targets a Xilinx Spartan-2E FPGA. However, since the design was tailored specifically for the aforementioned boards it is highly unlikely that it can be ported to other hardware.
<sami> 在 2025-06-11 上传 | 大小：1.77mb | 下载：0

[VHDL编程] four_bit_addersubtractor

说明：Verilog code for 4 bit Adder/Subtructor
<qt> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] HDB3

说明：HDB3编解码过程，本代码用vhdl语言书写，重现了HDB3编解码的详细过程。相信对广大写硬件语言的朋友有好处-HDB3 code and decode
<yuandingbo> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] EDA1

说明：完成一位二进制全减器的设计，采用文本输入法分别实现，分层设计，底层采用半加器和逻辑门实现。-Completion of a binary full subtracter design, implementation, respectively, using the text input method, hierarchical design, are based on half adder and logic gates.
<周旋> 在 2025-06-11 上传 | 大小：382kb | 下载：0

[VHDL编程] EDA2

说明：模可变计数器的设计：设置一位控制位M，要求M=0，模23计数；M=1，模109计数；计数结果用动态数码管表示。-Die Variable Counter Design: Setting a control bit M, requires M = 0, module 23 counts M = 1, module 109 counts count the results of dynamic digital control said.
<周旋> 在 2025-06-11 上传 | 大小：157kb | 下载：0

[VHDL编程] EDA3add

说明：序列信号发生器与检测器设计：用状态机设计实现串行序列检测器的设计，先设计（可用原理图输入法）序列信号发生器产生序列：0111010011011010；再设计检测器，若检测到串行序列11010则输出为“1”，否则输出为“0”，并对其进行仿真和硬件测试。-Sequence signal generator and detector design: The Design and Implementation of a serial sequence of state machine design of
<周旋> 在 2025-06-11 上传 | 大小：176kb | 下载：0