[VHDL编程] ft_top

说明：用quartus6原理编辑方式写的简易频率计我自己的实验来的 保证能使请您认真查看谢谢 -quartus6 principle used to write the editorial summary Cymometer my own experiments can guarantee you Thank you seriously View
<阿斯顿> 在 2025-06-10 上传 | 大小：354kb | 下载：0

[VHDL编程] XAPP678c

说明：xinlinx s vhdl code model and user guider-xinlinx's vhdl code model and the guiding user
<lee> 在 2025-06-10 上传 | 大小：300kb | 下载：0

[VHDL编程] cordic2

说明：cordic算法的vhdl实现，是用来实现极坐标同直角坐标之间变换。-cordic algorithm vhdl realized, is used to achieve a very Cartesian coordinates with the transformation between.
<wangyd> 在 2025-06-10 上传 | 大小：115kb | 下载：0

[VHDL编程] Verilog11

说明：这个是用可编程器件进行仿真CPU的程序，大家一起分享拉-this device is programmable CPU simulation procedures to share with everyone Rafah
<982134> 在 2025-06-10 上传 | 大小：18kb | 下载：0

[VHDL编程] async_fifo1

说明：要不要就看你了 要的话就下把 一切由你来顶 -should not depend on you to the next everything from the top of your to-huh
<sss> 在 2025-06-10 上传 | 大小：63kb | 下载：0

[VHDL编程] cpu86model

说明：关于8086的软核fpga代码，可以直接再fpag的开发板上调试，好用而且是免费的-on the 8086 soft-core fpga code can then direct the development fpag board debugging, handy and free
<赵春生> 在 2025-06-10 上传 | 大小：264kb | 下载：1

[VHDL编程] 987654

说明：能够检测各种状态，能很好的实现功能，很有价值！-to detect a variety of conditions, and can achieve good functional and of great value!
<dailiu> 在 2025-06-10 上传 | 大小：154kb | 下载：0

[VHDL编程] DDS_sin

说明：用VHDL语言实现DDS直接数字频率合成器的设计，采用正弦RAM表，可实现频率可控的正弦数字信号，编译、仿真通过。-VHDL DDS Direct Digital Frequency Synthesizer Design using sinusoidal RAM table achieve controllable frequency sinusoidal digital signal, compile, through simulation.
<sarahyu> 在 2025-06-10 上传 | 大小：8kb | 下载：0

[VHDL编程] shft_reg

说明：用VHDL编的移位寄存器,具有置位,清零,装载,方向功能.~-VHDL addendum to the shift register is set, reset, loading, functional direction. ~
<leochen> 在 2025-06-10 上传 | 大小：6kb | 下载：0

[VHDL编程] decdor_38

说明：用VHDL编的编码器,具有多种功能,希望呢温暖感跟大家共享~!-VHDL addendum to the encoder, with a variety of functions and warm sense of hope do share with you ~!
<leochen> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] licheng

说明：本程序为Verilog扫描键盘成,然后送给51单片机处理的程序.-Verilog the procedures for scanning into the keyboard, then were sent to 51 micro-processing procedures.
<江> 在 2025-06-10 上传 | 大小：250kb | 下载：0

[VHDL编程] taxi_counter

说明：用VHDL编写的一个出租车计费器，起步6元计2公里，此后每半公里计0.8元，停车等待每2.5分计0.8元。通过仿真，但未下载到CPLD测试-a taxi prepared by the accounting device, starting six yuan or 2 km, then every half kilometer or 0.8 yuan, stopping to wait for every 2.5 minutes or 0.8 yuan. Through simulation,
<尚方喆> 在 2025-06-10 上传 | 大小：237kb | 下载：0