[VHDL编程] chap12

说明：《Verilog HDL 程序设计教程》9-"Verilog HDL Design Guide" 9
<hutian> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] vhdltoverilog

说明：vhdl to verilog语言的编程设计，很有参考价值。-vhdl to verilog programming language design, great reference value.
<白石> 在 2025-06-09 上传 | 大小：162kb | 下载：0

[VHDL编程] cfft

说明：参数化FFT源代码，点数和位宽可变，内附testbench和说明文档-parameters of the source code FFT, counting and variable bit-enclosing testbench and documentation
<wutailiang> 在 2025-06-09 上传 | 大小：82kb | 下载：0

[VHDL编程] IIS_VHDL

说明：VHDL实现了IIS接口程序，在Quartus II 6.0上编译通过，在板子上可以读取IIS数据-IIS VHDL interface procedures, the Quartus II 6.0 compiled by the board can read data IIS
<小刚> 在 2025-06-09 上传 | 大小：940kb | 下载：0

[VHDL编程] fpga(CAN)

说明：
<刘立> 在 2025-06-09 上传 | 大小：845kb | 下载：0

[VHDL编程] digital_clock

说明：用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者-verlog language with a good addendum to the comprehensive experiment, particularly suitable for FPGA/CPLD beginners
<leolili> 在 2025-06-09 上传 | 大小：267kb | 下载：0

[VHDL编程] traffic_lamp

说明：用verlog语言编的又一个很好的综合实验(交通灯的控制),特别适合于FPGA/CPLD的初学者-verlog language used is an addendum to the good of the experiment (traffic light control), particularly suitable for FPGA/CPLD beginners
<leolili> 在 2025-06-09 上传 | 大小：261kb | 下载：0

[VHDL编程] verlog_basic

说明：用verlog语言编的一些基础实验,适合于FPGA/CPLD的初学者。内容包括8位优先编码器，乘法器，除法器，多路选择器，二进制转BCD码，加法器，减法器等等。-verlog used some language addendum to the basic experiment, which is suitable for FPGA/CPLD beginners. Including eight priority encoder, multipliers, dividers, multi-pat
<leolili> 在 2025-06-09 上传 | 大小：981kb | 下载：0

[VHDL编程] VHDLverilogshirenqiangdaqi

说明：用VHDL和verilog实现的四人抢答器-using VHDL and verilog realization of four Responder
<qihuolin> 在 2025-06-09 上传 | 大小：5kb | 下载：0

[VHDL编程] SPI_VHDL

说明：SPI串口的内核实现（vhdl）,可以用qII等软件直接加到FPGA或者CPLD里面.-the SPI Serial Kernel (vhdl) can be used directly qII software foisted CPLD or FPGA inside.
<efly> 在 2025-06-09 上传 | 大小：13kb | 下载：0

[VHDL编程] 8051core_vhdl

说明：8051的内核(vhdl) This is version 1.1. of the MC8051 IP core. 在FPGA上运行.供有精力的人研究.-8051 kernel (vhdl) This is version 1.1. Of the M C8051 IP core. FPGA operation. have the energy for the study.
<efly> 在 2025-06-09 上传 | 大小：208kb | 下载：0

[VHDL编程] uart_core_vhdlORverilog

说明：串uart的vhdl，verilog，lattic实现原码 里面有四个文件,分别UART 源码 (lattice version)\uart 源码 (Verilog)\uart 源码 (VHDL)\uart16550.tar-uart series of vhdl and verilog. lattic achieve the original code, there are four documents, Source respectively UART (lattice version)
<efly> 在 2025-06-09 上传 | 大小：288kb | 下载：0