[VHDL编程] Verilog_USB_IN

说明：USB in 模型，作为输入，包括基于Altera的工程、源码、固件，使用Verilog-USB in model, as input, including the Altera-based project, source code, firmware, Verilog
<严刚> 在 2025-06-12 上传 | 大小：357kb | 下载：0

[VHDL编程] verilog-golden-reference-guide

说明：经典的Verilog VHDL语言文档，特别适合初学者入门学习-Classic Verilog VHDL language documents, especially suitable for beginners getting started
<hzj> 在 2025-06-12 上传 | 大小：206kb | 下载：0

[VHDL编程] SDRAM

说明：非常简单好用的SDRAM控制器，使初学者更加容易理解SDRAM的控制的操作，在Quatrtus环境中验证没问题。-SDRAM controller is very simple and easy to make it easier for beginners to understand the operation of the control of SDRAM, the environment in Quatrtus verify no problem.
<马 召 > 在 2025-06-12 上传 | 大小：3.21mb | 下载：0

[VHDL编程] hongwai

说明：verilog 实现红外的接收，虽然简单，对入门有一定的帮助-verilog to achieve infrared receiver, though simple, have some help for beginners
<夜雨> 在 2025-06-12 上传 | 大小：290kb | 下载：0

[VHDL编程] DW_ahb_dmac_sbiu

说明：designware提供的dmac slave接口硬件描述语言-designware provide the source code verification VIP FIFO
<sharon> 在 2025-06-12 上传 | 大小：6kb | 下载：0

[VHDL编程] Verilog-UART

说明：UART With Verilog Unit for Transmission Unit for Reception
<Rami> 在 2025-06-12 上传 | 大小：91kb | 下载：0

[VHDL编程] DiSyLab1

说明：A vhdl design of a simple arithmetic and logic unit (alu)
<vasoggr> 在 2025-06-12 上传 | 大小：740kb | 下载：0

[VHDL编程] DiSyLab2

说明：A vhdl design of a simple control unit
<vasoggr> 在 2025-06-12 上传 | 大小：588kb | 下载：0

[VHDL编程] DiSyLab3

说明：A vhdl design of a control unit 2
<vasoggr> 在 2025-06-12 上传 | 大小：480kb | 下载：0

[VHDL编程] DiSyLab4

说明：A simple 8085 cpu design
<vasoggr> 在 2025-06-12 上传 | 大小：311kb | 下载：0

[VHDL编程] I2C_bus

说明：对I2C总线的简单操作,利用VHDL语言编写，在Quartus 8.1环境下测试通过，可以建立波形文件做仿真实验-very simple code foe I2C bus operation
<youungsky> 在 2025-06-12 上传 | 大小：463kb | 下载：0

[VHDL编程] disaplay_love

说明：点阵显示桃心,利用VHDL语言编写，在Quartus 8.1环境下测试通过，可以建立波形文件做仿真实验-display love ,very funny
<youungsky> 在 2025-06-12 上传 | 大小：186kb | 下载：0