[VHDL编程] seg

说明：一个时钟程序，还有跑表，感觉相当不错的，有需要就下载吧-A clock procedures, as well as stopwatch, I feel pretty good, there is a need to download it
<土波> 在 2025-06-25 上传 | 大小：2kb | 下载：0

[VHDL编程] Syn_FIFO

说明：
<李东临> 在 2025-06-25 上传 | 大小：2kb | 下载：0

[VHDL编程] fft_IPcore

说明：这是一个fft的IP核，安装要求为quartus6.0以上。解压安装后可在quartus里例化使用，元件主要为cyclone和stratix,最大支持1024点的转换。
<李杰> 在 2025-06-25 上传 | 大小：8.32mb | 下载：0

[VHDL编程] uart_regs

说明：此程序为串行通信程序,采用verilog语言编写的,经过仿真验证已经通过.-This procedure for the serial communication procedures, the use of Verilog language, after simulation has been adopted.
<江> 在 2025-06-25 上传 | 大小：758kb | 下载：0

[VHDL编程] Chapter5Sample

说明：主要是RS-232串行接口技术并且通过了串行收发器UART的开发实例演示了接口设计的基本步骤程序-Is RS-232 serial interface technology and, through a serial UART transceiver development of interface design examples demonstrate the basic steps of the procedure
<玄冰> 在 2025-06-25 上传 | 大小：22kb | 下载：0

[VHDL编程] Chapter6Sample

说明：描述了使用FPGA接口PDIUSBD12开发USB接口的流程.-Describes the use of FPGA Interface USB interface PDIUSBD12 development flow.
<玄冰> 在 2025-06-25 上传 | 大小：138kb | 下载：0

[VHDL编程] Chapter7Sample

说明：
<玄冰> 在 2025-06-25 上传 | 大小：10kb | 下载：0

[VHDL编程] Chapter8Sample

说明：用FPGA实现的VGA/LCD显示的相关知识,包含了程序的主要结构和主要功能模块的实现过程-Using FPGA to achieve the VGA/LCD display relevant knowledge, including the procedures for the main structure and main function modules of the realization process
<玄冰> 在 2025-06-25 上传 | 大小：127kb | 下载：0

[VHDL编程] dct

说明：里面含有vhdl和verilog 版本,很好用!dct变换用得很多啊!-Which contains a VHDL and Verilog versions of very good use! Dct transform with a lot ah!
<萧勇> 在 2025-06-25 上传 | 大小：122kb | 下载：0

[VHDL编程] qqq

说明：数字滤波器的vhdl源代码.在quartus上运行过,里面还有matlab的仿真文件.-Digital filter of the VHDL source code. In Quartus run-off, along with the simulation matlab file.
<萧勇> 在 2025-06-25 上传 | 大小：26kb | 下载：0

[VHDL编程] vga1

说明：vga显示代码,里面有ise工程文件,是直接调过去的,大家下载下来吧-vga display code, which has ise project file is transferred directly past, everyone download it
<萧勇> 在 2025-06-25 上传 | 大小：126kb | 下载：0

[VHDL编程] eternityclock

说明：自己写的扩展功能时钟，增加了年、月日计时，verilog代码，已在spatarn3实现。-Write their own extensions clock, an increase of the year, month day time, verilog code in spatarn3 realize.
<xiayu> 在 2025-06-25 上传 | 大小：4kb | 下载：0