[VHDL编程] AES_enc_core_tb

说明：this code discribers testbench for aes algorithm. it is written by .vhdl
<le> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL-cpu

说明：使用vhdl 开发语言编写的 微处理器 内容比较详尽 -Developed using the language of the microprocessor vhdl
<王俊> 在 2025-06-11 上传 | 大小：145kb | 下载：0

[VHDL编程] 83_multiplexer

说明：vhdl 语言 开发 程序比较详尽 微处理器 里面的部件-vhdl language development program inside the more detailed parts of the microprocessor
<王俊> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] 84_REG

说明：vhdl 语言 开发 程序比较详尽 微处理器 里面的部件-vhdl language development program inside the more detailed parts of the microprocessor
<王俊> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] 89_full_adder

说明：vhdl 语言 开发 程序比较详尽 微处理器 里面的部件-vhdl language development program inside the more detailed parts of the microprocessor
<王俊> 在 2025-06-11 上传 | 大小：4kb | 下载：0

[VHDL编程] dir3

说明：VERILOG 语言写的使用状态机实现奇数分频-VERILOG language is written by the state machine to implement an odd number of points frequency
<li> 在 2025-06-11 上传 | 大小：106kb | 下载：0

[VHDL编程] table-tennis

说明：vrilog语言编写，使用状态机模拟乒乓球运动-vrilog language, using the state machine simulation table tennis
<li> 在 2025-06-11 上传 | 大小：1.54mb | 下载：0

[VHDL编程] ram

说明：verilog 编写的ram代码，开发环境为quartus-ram write verilog code development environment for quartus
<li> 在 2025-06-11 上传 | 大小：1.96mb | 下载：0

[VHDL编程] rom

说明：verilog 编写的rom代码，开发环境为quartus-rom write verilog code development environment for quartus
<li> 在 2025-06-11 上传 | 大小：95kb | 下载：0

[VHDL编程] Writing-Testbenches-2rd

说明：verilog语言的textbeanch 的编写指导-verilog language, guided the preparation of textbeanch
<li> 在 2025-06-11 上传 | 大小：11.45mb | 下载：0

[VHDL编程] PARALLEL-MULTIPLIER

说明：vhdl code for a 32 bit parallel multiplier
<sandeep kumar> 在 2025-06-11 上传 | 大小：7kb | 下载：0

[VHDL编程] TAXI

说明：收录大量的出租车计费系统设计的资料 基于CPLD FPGA的设计抱过设计报告-Contains a large number of taxi billing information system design based on CPLD FPGA design report hug
<yangvan> 在 2025-06-11 上传 | 大小：8.56mb | 下载：0