[VHDL编程] verilog

说明：卡内基梅陇大学verilog课程讲义.pdf,是verilog 学习者非常实用的优秀资源-Carnegie University Meilong Verilog Course Training Manual. Pdf, is very useful Verilog learners excellent resources
<孙强> 在 2025-06-24 上传 | 大小：229kb | 下载：0

[VHDL编程] modelsim_ppt

说明：modelsim中文学习的ppt,属于电子EDA-ModelSim for Chinese language learning ppt, are e-EDA
<zhang> 在 2025-06-24 上传 | 大小：1.71mb | 下载：0

[VHDL编程] threediv_clk

说明：奇数分频和倍频，只需修改参数就可以实现较难得基数分频和倍频-Odd-numbered sub-band and octave, simply modify the parameters can be achieved relatively rare sub-base frequency and frequency-doubling
<panwu> 在 2025-06-24 上传 | 大小：155kb | 下载：0

[VHDL编程] Verilog_study_summary

说明：关于学习verilog hdl的心得，低手，高手都值得一看-Verilog hdl on the learning experience, low hand, players are worth a visit
<张远楷> 在 2025-06-24 上传 | 大小：15kb | 下载：0

[VHDL编程] dct

说明：离散余弦变换的verilog源代码，经过验证可实现-Discrete cosine transform of Verilog source code can be verified
<罗伟> 在 2025-06-24 上传 | 大小：27kb | 下载：0

[VHDL编程] mp3_decoder

说明：mp3VHDL语言程式，这是一个关于mp3 播放的程序的程序，是我从同学那里拷过来的，试了一下-mp3VHDL language program, this is a mp3 player on the procedure that I copy over from the students there, and try a bit
<丁过州> 在 2025-06-24 上传 | 大小：35kb | 下载：1

[VHDL编程] VerilogVhdl

说明：VerilogVhdl转换程式,内容包括注册和教学-VerilogVhdl conversion program, including Register and teaching
<丁过州> 在 2025-06-24 上传 | 大小：7.07mb | 下载：0

[VHDL编程] 3_Freq

说明：3倍频实用稳定算法的VHDL实现（XILINX CPLD）-3 octave practical VHDL realize stable algorithm (XILINX CPLD)
<sean> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] 8255_OSED

说明：8255的vhdl 程序，通过了仿真，可以直接使用-8255
<fffff> 在 2025-06-24 上传 | 大小：477kb | 下载：0

[VHDL编程] classic

说明：Verilog源码，完成数据转换，供学习使用！-Verilog source code, complete the data conversion for learning to use!
<hp> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] qicheweideng

说明：本课题设计一个汽车尾灯的控制电路。 汽车尾部左右两侧各有3个指示灯。当接通左转、右转或时，指示灯按照指定要求闪烁。-This topic to design a car taillights of control circuit. Automobile tail about three lights on each side. When connected to turn left, turn right, or when the indicator light flashing in ac
<黄名伟> 在 2025-06-24 上传 | 大小：360kb | 下载：0

[VHDL编程] lg

说明：verilog代码，基础的寄存器配置模式，怎样生成寄存器，以及如何在合适的时候用寄存器-Verilog code, based on model configuration register and how to generate register and how to register to use the right time
<杨华> 在 2025-06-24 上传 | 大小：81kb | 下载：0